Home
last modified time | relevance | path

Searched refs:E1000_WRITE_REG (Results 1 – 25 of 26) sorted by relevance

12

/titanic_50/usr/src/grub/grub-0.97/netboot/
H A De1000.c148 #define E1000_WRITE_REG(a, reg, value) ( \ macro
207 E1000_WRITE_REG(hw, EECD, *eecd); in e1000_raise_ee_clk()
226 E1000_WRITE_REG(hw, EECD, *eecd); in e1000_lower_ee_clk()
269 E1000_WRITE_REG(hw, EECD, eecd); in e1000_shift_out_ee_bits()
283 E1000_WRITE_REG(hw, EECD, eecd); in e1000_shift_out_ee_bits()
346 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
356 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
367 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
371 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
375 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
[all …]
/titanic_50/usr/src/uts/common/io/e1000api/
H A De1000_82571.c241 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_init_nvm_params_82571()
411 E1000_WRITE_REG(hw, E1000_SWSM2, swsm2 | in e1000_init_mac_params_82571()
433 E1000_WRITE_REG(hw, E1000_SWSM, swsm & ~E1000_SWSM_SMBI); in e1000_init_mac_params_82571()
550 E1000_WRITE_REG(hw, E1000_SWSM, swsm | E1000_SWSM_SWESMBI); in e1000_get_hw_semaphore_82571()
585 E1000_WRITE_REG(hw, E1000_SWSM, swsm); in e1000_put_hw_semaphore_82571()
605 E1000_WRITE_REG(hw, E1000_EXTCNF_CTRL, extcnf_ctrl); in e1000_get_hw_semaphore_82573()
640 E1000_WRITE_REG(hw, E1000_EXTCNF_CTRL, extcnf_ctrl); in e1000_put_hw_semaphore_82573()
701 E1000_WRITE_REG(hw, E1000_POEMB, data); in e1000_set_d0_lplu_state_82574()
730 E1000_WRITE_REG(hw, E1000_POEMB, data); in e1000_set_d3_lplu_state_82574()
859 E1000_WRITE_REG(hw, E1000_HICR, E1000_HICR_FW_RESET_ENABLE); in e1000_update_nvm_checksum_82571()
[all …]
H A De1000_82542.c206 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82542()
208 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82542()
209 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82542()
221 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82542()
226 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82542()
254 E1000_WRITE_REG(hw, E1000_VET, 0); in e1000_init_hw_82542()
261 E1000_WRITE_REG(hw, E1000_RCTL, E1000_RCTL_RST); in e1000_init_hw_82542()
271 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_init_hw_82542()
290 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_PRIOR); in e1000_init_hw_82542()
355 E1000_WRITE_REG(hw, E1000_FCAL, FLOW_CONTROL_ADDRESS_LOW); in e1000_setup_link_82542()
[all …]
H A De1000_82543.c596 E1000_WRITE_REG(hw, E1000_CTRL, (*ctrl | E1000_CTRL_MDC)); in e1000_raise_mdi_clk_82543()
615 E1000_WRITE_REG(hw, E1000_CTRL, (*ctrl & ~E1000_CTRL_MDC)); in e1000_lower_mdi_clk_82543()
661 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_shift_out_mdi_bits_82543()
706 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_shift_in_mdi_bits_82543()
875 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset_82543()
882 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset_82543()
909 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82543()
911 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82543()
912 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82543()
927 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82543()
[all …]
H A De1000_mac.c500 E1000_WRITE_REG(hw, E1000_RAL(index), rar_low); in e1000_rar_set_generic()
502 E1000_WRITE_REG(hw, E1000_RAH(index), rar_high); in e1000_rar_set_generic()
805 E1000_WRITE_REG(hw, E1000_TXCW, (mac->txcw & ~E1000_TXCW_ANE)); in e1000_check_for_fiber_link_generic()
810 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_check_for_fiber_link_generic()
825 E1000_WRITE_REG(hw, E1000_TXCW, mac->txcw); in e1000_check_for_fiber_link_generic()
826 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl & ~E1000_CTRL_SLU)); in e1000_check_for_fiber_link_generic()
870 E1000_WRITE_REG(hw, E1000_TXCW, (mac->txcw & ~E1000_TXCW_ANE)); in e1000_check_for_serdes_link_generic()
875 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_check_for_serdes_link_generic()
890 E1000_WRITE_REG(hw, E1000_TXCW, mac->txcw); in e1000_check_for_serdes_link_generic()
891 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl & ~E1000_CTRL_SLU)); in e1000_check_for_serdes_link_generic()
[all …]
H A De1000_82575.c202 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_init_phy_params_82575()
716 E1000_WRITE_REG(hw, E1000_CTRL_EXT, in e1000_get_phy_id_82575()
751 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_get_phy_id_82575()
926 E1000_WRITE_REG(hw, E1000_82580_PHY_POWER_MGMT, data); in e1000_set_d0_lplu_state_82580()
973 E1000_WRITE_REG(hw, E1000_82580_PHY_POWER_MGMT, data); in e1000_set_d3_lplu_state_82580()
1005 E1000_WRITE_REG(hw, E1000_EECD, eecd | in e1000_acquire_nvm_82575()
1015 E1000_WRITE_REG(hw, E1000_EECD, eecd | in e1000_acquire_nvm_82575()
1089 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_acquire_swfw_sync_82575()
1116 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_release_swfw_sync_82575()
1307 E1000_WRITE_REG(hw, E1000_PCS_CFG0, reg); in e1000_power_up_serdes_link_82575()
[all …]
H A De1000_80003es2lan.c434 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_acquire_swfw_sync_80003es2lan()
460 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_release_swfw_sync_80003es2lan()
835 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_80003es2lan()
837 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_80003es2lan()
838 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_80003es2lan()
850 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_80003es2lan()
872 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_80003es2lan()
937 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg_data); in e1000_init_hw_80003es2lan()
943 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg_data); in e1000_init_hw_80003es2lan()
948 E1000_WRITE_REG(hw, E1000_TCTL, reg_data); in e1000_init_hw_80003es2lan()
[all …]
H A De1000_nvm.c117 E1000_WRITE_REG(hw, E1000_EECD, *eecd); in e1000_raise_eec_clk()
132 E1000_WRITE_REG(hw, E1000_EECD, *eecd); in e1000_lower_eec_clk()
168 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_shift_out_eec_bits()
180 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_shift_out_eec_bits()
268 E1000_WRITE_REG(hw, E1000_EECD, eecd | E1000_EECD_REQ); in e1000_acquire_nvm_generic()
281 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_acquire_nvm_generic()
304 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
312 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
320 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
324 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
[all …]
H A De1000_i210.c124 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_acquire_swfw_sync_i210()
151 E1000_WRITE_REG(hw, E1000_SW_FW_SYNC, swfw_sync); in e1000_release_swfw_sync_i210()
206 E1000_WRITE_REG(hw, E1000_SWSM, swsm | E1000_SWSM_SWESMBI); in e1000_get_hw_semaphore_i210()
347 E1000_WRITE_REG(hw, E1000_SRWR, eewr); in e1000_write_nvm_srwr()
630 E1000_WRITE_REG(hw, E1000_EECD, flup); in e1000_update_flash_i210()
837 E1000_WRITE_REG(hw, E1000_MDICNFG, reg_val); in e1000_pll_workaround_i210()
858 E1000_WRITE_REG(hw, E1000_CTRL, ctrl|E1000_CTRL_PHY_RST); in e1000_pll_workaround_i210()
862 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_pll_workaround_i210()
864 E1000_WRITE_REG(hw, E1000_WUC, 0); in e1000_pll_workaround_i210()
866 E1000_WRITE_REG(hw, E1000_EEARBC_I210, reg_val); in e1000_pll_workaround_i210()
[all …]
H A De1000_ich8lan.c259 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_phy_is_accessible_pchlan()
283 E1000_WRITE_REG(hw, E1000_FEXTNVM3, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
289 E1000_WRITE_REG(hw, E1000_CTRL, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
293 E1000_WRITE_REG(hw, E1000_CTRL, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
356 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_init_phy_workarounds_pchlan()
392 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_init_phy_workarounds_pchlan()
1036 E1000_WRITE_REG(hw, E1000_FEXTNVM6, in e1000_k1_workaround_lpt_lp()
1081 E1000_WRITE_REG(hw, E1000_FEXTNVM6, fextnvm6); in e1000_k1_workaround_lpt_lp()
1198 E1000_WRITE_REG(hw, E1000_LTRV, reg); in e1000_platform_pm_pch_lpt()
1203 E1000_WRITE_REG(hw, E1000_SVT, reg); in e1000_platform_pm_pch_lpt()
[all …]
H A De1000_82540.c278 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82540()
280 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82540()
281 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82540()
296 E1000_WRITE_REG(hw, E1000_CTRL_DUP, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82540()
314 E1000_WRITE_REG(hw, E1000_MANC, manc); in e1000_reset_hw_82540()
316 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82540()
347 E1000_WRITE_REG(hw, E1000_VET, 0); in e1000_init_hw_82540()
378 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82540()
396 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_init_hw_82540()
422 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_setup_copper_link_82540()
H A De1000_mbx.c435 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_VFU); in e1000_obtain_mbx_lock_vf()
483 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_REQ); in e1000_write_mbx_vf()
516 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_ACK); in e1000_read_mbx_vf()
566 E1000_WRITE_REG(hw, E1000_MBVFICR, mask); in e1000_check_for_bit_pf()
630 E1000_WRITE_REG(hw, E1000_VFLRE, (1 << vf_number)); in e1000_check_for_rst_pf()
654 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), in e1000_obtain_mbx_lock_pf()
701 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), E1000_P2VMAILBOX_STS); in e1000_write_mbx_pf()
740 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), E1000_P2VMAILBOX_ACK); in e1000_read_mbx_pf()
H A De1000_82541.c303 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82541()
305 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82541()
306 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82541()
319 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl | E1000_CTRL_PHY_RST)); in e1000_reset_hw_82541()
336 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82541()
346 E1000_WRITE_REG(hw, E1000_MANC, manc); in e1000_reset_hw_82541()
355 E1000_WRITE_REG(hw, E1000_LEDCTL, ledctl); in e1000_reset_hw_82541()
360 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82541()
422 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82541()
517 E1000_WRITE_REG(hw, E1000_LEDCTL, ledctl); in e1000_phy_hw_reset_82541()
[all …]
H A De1000_manage.c328 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_mng_write_dhcp_info_generic()
434 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_host_interface_command()
500 E1000_WRITE_REG(hw, E1000_HICR, hicr); in e1000_load_firmware()
502 E1000_WRITE_REG(hw, E1000_HICR, hicr); in e1000_load_firmware()
548 E1000_WRITE_REG(hw, E1000_HIBBA, hibba); in e1000_load_firmware()
558 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_load_firmware()
H A De1000_phy.c304 E1000_WRITE_REG(hw, E1000_MDIC, mdic); in e1000_read_phy_reg_mdic()
370 E1000_WRITE_REG(hw, E1000_MDIC, mdic); in e1000_write_phy_reg_mdic()
430 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_read_phy_reg_i2c()
489 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_phy_reg_i2c()
543 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_read_sfp_data_byte()
602 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_sfp_data_byte()
621 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_sfp_data_byte()
888 E1000_WRITE_REG(hw, E1000_KMRNCTRLSTA, kmrnctrlsta); in __e1000_read_kmrn_reg()
963 E1000_WRITE_REG(hw, E1000_KMRNCTRLSTA, kmrnctrlsta); in __e1000_write_kmrn_reg()
2059 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_phy_force_speed_duplex_setup()
[all …]
H A De1000_vf.c270 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_vf()
/titanic_50/usr/src/uts/common/io/e1000g/
H A De1000g_rx.c229 E1000_WRITE_REG(&Adapter->shared, E1000_RDTR, Adapter->rx_intr_delay); in e1000g_rx_setup()
233 E1000_WRITE_REG(&Adapter->shared, E1000_RADV, in e1000g_rx_setup()
245 E1000_WRITE_REG(hw, E1000_RDLEN(0), size); in e1000g_rx_setup()
253 E1000_WRITE_REG(hw, E1000_RDBAH(0), buf_high); in e1000g_rx_setup()
254 E1000_WRITE_REG(hw, E1000_RDBAL(0), buf_low); in e1000g_rx_setup()
259 E1000_WRITE_REG(hw, E1000_RDT(0), in e1000g_rx_setup()
261 E1000_WRITE_REG(hw, E1000_RDH(0), 0); in e1000g_rx_setup()
323 E1000_WRITE_REG(hw, E1000_RXDCTL(0), rxdctl | 0x3); in e1000g_rx_setup()
327 E1000_WRITE_REG(hw, E1000_ERT, ert); in e1000g_rx_setup()
363 E1000_WRITE_REG(hw, E1000_RXCSUM, reg_val); in e1000g_rx_setup()
[all …]
H A De1000g_workarounds.c120 E1000_WRITE_REG(hw, E1000_TCTL, tctl & ~E1000_TCTL_EN); in e1000_fifo_workaround_82547()
123 E1000_WRITE_REG(hw, E1000_TDFT, dev_spec->tx_fifo_start); in e1000_fifo_workaround_82547()
124 E1000_WRITE_REG(hw, E1000_TDFH, dev_spec->tx_fifo_start); in e1000_fifo_workaround_82547()
125 E1000_WRITE_REG(hw, E1000_TDFTS, dev_spec->tx_fifo_start); in e1000_fifo_workaround_82547()
126 E1000_WRITE_REG(hw, E1000_TDFHS, dev_spec->tx_fifo_start); in e1000_fifo_workaround_82547()
129 E1000_WRITE_REG(hw, E1000_TCTL, tctl); in e1000_fifo_workaround_82547()
H A De1000g_tx.c869 E1000_WRITE_REG(hw, E1000_TDT(0), in e1000g_fill_tx_ring()
950 E1000_WRITE_REG(hw, E1000_TCTL, reg_tctl); in e1000g_tx_setup()
954 E1000_WRITE_REG(hw, E1000_TDLEN(0), size); in e1000g_tx_setup()
965 E1000_WRITE_REG(hw, E1000_TDBAH(0), buf_high); in e1000g_tx_setup()
966 E1000_WRITE_REG(hw, E1000_TDBAL(0), buf_low); in e1000g_tx_setup()
969 E1000_WRITE_REG(hw, E1000_TDH(0), 0); in e1000g_tx_setup()
970 E1000_WRITE_REG(hw, E1000_TDT(0), 0); in e1000g_tx_setup()
995 E1000_WRITE_REG(hw, E1000_TIPG, reg_tipg); in e1000g_tx_setup()
998 E1000_WRITE_REG(hw, E1000_TIDV, Adapter->tx_intr_delay); in e1000g_tx_setup()
1003 E1000_WRITE_REG(&Adapter->shared, E1000_TADV, in e1000g_tx_setup()
[all …]
H A De1000g_main.c1498 E1000_WRITE_REG(hw, E1000_PBA, pba); in e1000g_init()
1543 E1000_WRITE_REG(hw, E1000_WUC, 0); in e1000g_init()
1598 E1000_WRITE_REG(hw, E1000_ITR, Adapter->intr_throttling_rate); in e1000g_init()
1993 E1000_WRITE_REG(hw, E1000_FEXTNVM11, fext_nvm11); in e1000g_flush_desc_rings()
2178 E1000_WRITE_REG(&Adapter->shared, E1000_TDH(0), 0); in e1000g_tx_clean()
2179 E1000_WRITE_REG(&Adapter->shared, E1000_TDT(0), 0); in e1000g_tx_clean()
2498 E1000_WRITE_REG(hw, E1000_RCTL, in e1000g_intr_work()
2610 E1000_WRITE_REG(hw, E1000_RCTL, E1000_RCTL_RST); in e1000g_unicst_set()
2653 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000g_unicst_set()
2846 E1000_WRITE_REG(&Adapter->shared, E1000_RCTL, rctl); in e1000g_m_promisc()
[all …]
H A De1000_osdep.h123 #define E1000_WRITE_REG(hw, reg, value) \ macro
231 #define E1000_WRITE_REG_IO E1000_WRITE_REG
/titanic_50/usr/src/uts/common/io/igb/
H A Digb_main.c1390 E1000_WRITE_REG(hw, E1000_PBA, pba); in igb_init_adapter()
1464 E1000_WRITE_REG(hw, E1000_WUC, 0); in igb_init_adapter()
1502 E1000_WRITE_REG(hw, E1000_EITR(i), igb->intr_throttling[i]); in igb_init_adapter()
1726 E1000_WRITE_REG(&igb->hw, E1000_TDH(tx_ring->index), 0); in igb_tx_clean()
1727 E1000_WRITE_REG(&igb->hw, E1000_TDT(tx_ring->index), 0); in igb_tx_clean()
2124 E1000_WRITE_REG(hw, E1000_RDBAH(rx_ring->index), buf_high); in igb_setup_rx_ring()
2125 E1000_WRITE_REG(hw, E1000_RDBAL(rx_ring->index), buf_low); in igb_setup_rx_ring()
2131 E1000_WRITE_REG(hw, E1000_RDLEN(rx_ring->index), size); in igb_setup_rx_ring()
2136 E1000_WRITE_REG(hw, E1000_SRRCTL(rx_ring->index), in igb_setup_rx_ring()
2149 E1000_WRITE_REG(hw, E1000_RXDCTL(rx_ring->index), rxdctl); in igb_setup_rx_ring()
[all …]
H A De1000_osdep.h113 #define E1000_WRITE_REG(hw, reg, value) \ macro
198 #define E1000_WRITE_REG_IO E1000_WRITE_REG
H A Digb_gld.c496 E1000_WRITE_REG(&igb->hw, E1000_RCTL, reg_val); in igb_m_promisc()
722 E1000_WRITE_REG(hw, E1000_EIMS, igb->eims_mask); in igb_rx_ring_intr_enable()
723 E1000_WRITE_REG(hw, E1000_EIAC, igb->eims_mask); in igb_rx_ring_intr_enable()
728 E1000_WRITE_REG(hw, E1000_IMS, igb->ims_mask); in igb_rx_ring_intr_enable()
750 E1000_WRITE_REG(hw, E1000_EIMC, in igb_rx_ring_intr_disable()
752 E1000_WRITE_REG(hw, E1000_EIAC, igb->eims_mask); in igb_rx_ring_intr_disable()
757 E1000_WRITE_REG(hw, E1000_IMC, E1000_IMS_RXT0); in igb_rx_ring_intr_disable()
1573 E1000_WRITE_REG(hw, E1000_EITR(i), in igb_set_priv_prop()
H A Digb_rx.c452 E1000_WRITE_REG(&igb->hw, E1000_RDT(rx_ring->index), rx_tail); in igb_rx()

12