Home
last modified time | relevance | path

Searched refs:E1000_TXDCTL (Results 1 – 9 of 9) sorted by relevance

/titanic_50/usr/src/uts/common/io/e1000api/
H A De1000_80003es2lan.c934 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_init_hw_80003es2lan()
937 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg_data); in e1000_init_hw_80003es2lan()
940 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_init_hw_80003es2lan()
943 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg_data); in e1000_init_hw_80003es2lan()
1001 reg = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_initialize_hw_bits_80003es2lan()
1003 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg); in e1000_initialize_hw_bits_80003es2lan()
1006 reg = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_initialize_hw_bits_80003es2lan()
1008 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg); in e1000_initialize_hw_bits_80003es2lan()
H A De1000_82571.c1229 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_init_hw_82571()
1232 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg_data); in e1000_init_hw_82571()
1246 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_init_hw_82571()
1250 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg_data); in e1000_init_hw_82571()
1277 reg = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_initialize_hw_bits_82571()
1279 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg); in e1000_initialize_hw_bits_82571()
1282 reg = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_initialize_hw_bits_82571()
1284 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg); in e1000_initialize_hw_bits_82571()
H A De1000_82540.c375 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_init_hw_82540()
378 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82540()
H A De1000_regs.h267 #define E1000_TXDCTL(_n) ((_n) < 4 ? (0x03828 + ((_n) * 0x100)) : \ macro
H A De1000_82541.c419 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_init_hw_82541()
422 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82541()
H A De1000_ich8lan.c5099 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_init_hw_ich8lan()
5104 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_ich8lan()
5105 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_init_hw_ich8lan()
5110 E1000_WRITE_REG(hw, E1000_TXDCTL(1), txdctl); in e1000_init_hw_ich8lan()
5157 reg = E1000_READ_REG(hw, E1000_TXDCTL(0)); in e1000_initialize_hw_bits_ich8lan()
5159 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg); in e1000_initialize_hw_bits_ich8lan()
5162 reg = E1000_READ_REG(hw, E1000_TXDCTL(1)); in e1000_initialize_hw_bits_ich8lan()
5164 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg); in e1000_initialize_hw_bits_ich8lan()
/titanic_50/usr/src/uts/common/io/e1000g/
H A De1000g_debug.c308 {"TIDV", E1000_TIDV}, {"TXDCTL(0)", E1000_TXDCTL(0)}, in mac_dump()
312 {"TDT(1)", E1000_TDT(1)}, {"TXDCTL(1)", E1000_TXDCTL(1)}, in mac_dump()
/titanic_50/usr/src/grub/grub-0.97/netboot/
H A De1000_hw.h615 #define E1000_TXDCTL 0x03828 /* TX Descriptor Control - RW */ macro
750 #define E1000_82542_TXDCTL E1000_TXDCTL
/titanic_50/usr/src/uts/common/io/igb/
H A Digb_main.c2365 reg_val = E1000_READ_REG(hw, E1000_TXDCTL(tx_ring->index)); in igb_setup_tx_ring()
2367 E1000_WRITE_REG(hw, E1000_TXDCTL(tx_ring->index), reg_val); in igb_setup_tx_ring()