Home
last modified time | relevance | path

Searched refs:ib_clear_intr_reg_addr (Results 1 – 9 of 9) sorted by relevance

/titanic_41/usr/src/uts/sun4u/opl/io/pcicmu/
H A Dpcmu_ib.c139 PCMU_IB_INO_INTR_CLEAR(ib_clear_intr_reg_addr(pib_p, ino)); in pcmu_ib_intr_enable()
194 PCMU_IB_INO_INTR_PEND(ib_clear_intr_reg_addr(pib_p, ino)); in pcmu_ib_intr_disable()
203 uint64_t *clr_reg = ib_clear_intr_reg_addr(pib_p, ino); in pcmu_ib_nintr_clear()
388 clr_reg = ib_clear_intr_reg_addr(pib_p, ino); in pcmu_ib_intr_reset()
447 ino_p->pino_clr_reg = ib_clear_intr_reg_addr(pib_p, ino_num); in pcmu_ib_new_ino()
H A Dpcmu_intr.c313 PCMU_IB_INO_INTR_PEND(ib_clear_intr_reg_addr(pib_p, ino)); in pcmu_remove_intr()
H A Dpcicmu.c1277 ib_clear_intr_reg_addr(pcmu_ib_t *pib_p, pcmu_ib_ino_t ino) in ib_clear_intr_reg_addr() function
/titanic_41/usr/src/uts/sun4u/io/pci/
H A Dpci_ib.c167 IB_INO_INTR_CLEAR(ib_clear_intr_reg_addr(ib_p, ino)); in ib_intr_enable()
204 IB_INO_INTR_PEND(ib_clear_intr_reg_addr(ib_p, ino)); in ib_intr_disable()
215 uint64_t *clr_reg = ib_clear_intr_reg_addr(ib_p, ino); in ib_nintr_clear()
476 clr_reg = ib_clear_intr_reg_addr(ib_p, ino); in ib_intr_reset()
553 ino_p->ino_clr_reg = ib_clear_intr_reg_addr(ib_p, ino_num); in ib_new_ino_pil()
H A Dpci_intr.c700 IB_INO_INTR_PEND(ib_clear_intr_reg_addr(ib_p, ino)); in pci_remove_intr()
H A Dpcisch.c335 volatile uint64_t *clr_p = ib_clear_intr_reg_addr(pci_p->pci_ib_p, in pci_schizo_cdma_sync()
588 ib_clear_intr_reg_addr(ib_t *ib_p, ib_ino_t ino) /* XXX - needs work */ in ib_clear_intr_reg_addr() function
H A Dpcipsy.c433 ib_clear_intr_reg_addr(ib_t *ib_p, ib_ino_t ino) in ib_clear_intr_reg_addr() function
/titanic_41/usr/src/uts/sun4u/sys/pci/
H A Dpci_chip.h59 extern uint64_t *ib_clear_intr_reg_addr(ib_t *ib_p, ib_ino_t ino);
/titanic_41/usr/src/uts/sun4u/opl/sys/pcicmu/
H A Dpcicmu.h413 extern uint64_t *ib_clear_intr_reg_addr(pcmu_ib_t *, pcmu_ib_ino_t);