Home
last modified time | relevance | path

Searched refs:PCIE_AER_UCE_CA (Results 1 – 8 of 8) sorted by relevance

/titanic_41/usr/src/cmd/fm/modules/common/fabric-xlate/
H A Dfx_epkt.c44 PCIE_AER_UCE_CA, 0, PCI_STAT_S_TARG_AB, 0,
46 PCIE_AER_UCE_CA, 0, PCI_STAT_S_TARG_AB, 0,
48 PCIE_AER_UCE_CA, 0, PCI_STAT_S_TARG_AB, 0,
H A Dfx_fire.c104 FAB_FIRE_DMC_BIT(fb), PCIE_AER_UCE_CA, 0, PCI_STAT_S_TARG_AB
106 FAB_N2_DMU_BIT(fb), PCIE_AER_UCE_CA, 0, PCI_STAT_S_TARG_AB
H A Dfx_fabric.c102 PCIEX_CA, PCIE_AER_UCE_CA, PCI_TARG_REC_TA,
/titanic_41/usr/src/uts/common/sys/
H A Dpcie.h479 #define PCIE_AER_UCE_CA 0x8000 /* Completer Abort Status */ macro
487 PCIE_AER_UCE_FCP | PCIE_AER_UCE_TO | PCIE_AER_UCE_CA | \
490 #define PCIE_AER_UCE_LOG_BITS (PCIE_AER_UCE_PTLP | PCIE_AER_UCE_CA | \
/titanic_41/usr/src/uts/sun4v/io/px/
H A Dpx_err.c173 if (pec_p->ue_reg_status & PCIE_AER_UCE_CA) in px_err_fill_pfd()
180 if (pec_p->ue_reg_status & PCIE_AER_UCE_CA) in px_err_fill_pfd()
760 temp = PCIE_AER_UCE_UR | PCIE_AER_UCE_CA; in px_pcie_epkt_severity()
/titanic_41/usr/src/uts/common/io/pciex/
H A Dpcie_fault.c52 PCIE_AER_UCE_CA | PCIE_AER_UCE_ECRC | PCIE_AER_UCE_UR)
852 if (ue_err & PCIE_AER_UCE_CA) in pf_pci_find_rp_fault()
875 } else if ((HAS_AER_LOGS(pfd_p, PCIE_AER_UCE_CA) || in pf_pci_find_rp_fault()
1170 {PCIE_AER_UCE_CA, pf_analyse_ca_ur,
1210 {PCIE_AER_UCE_CA, pf_no_panic,
1251 {PCIE_AER_UCE_CA, pf_analyse_ca_ur,
1995 aer_ue &= ~PCIE_AER_UCE_CA; in pf_adjust_for_no_aer()
2575 (PF_FIRST_AER_ERR(PCIE_AER_UCE_CA, adv_reg_p)))) { in pf_tlp_decode()
/titanic_41/usr/src/uts/sun4/io/px/
H A Dpx_fm.c44 (PCIE_AER_UCE_TRAINING | PCIE_AER_UCE_SD | PCIE_AER_UCE_CA | \
602 if (regs->primary_ue & PCIE_AER_UCE_CA) in px_err_check_pcie()
619 if (regs->primary_ue & (PCIE_AER_UCE_UR | PCIE_AER_UCE_CA)) { in px_err_check_pcie()
/titanic_41/usr/src/uts/intel/io/pciex/
H A Dpcieb_x86.c546 PCIE_AER_UCE_CA | PCIE_AER_UCE_RO | PCIE_AER_UCE_MTLP | PCIE_AER_UCE_ECRC);