Searched refs:PCIE_AER_CTL (Results 1 – 3 of 3) sorted by relevance
| /titanic_41/usr/src/uts/common/io/pciex/ |
| H A D | pcie.c | 1428 if ((reg32 = PCIE_AER_GET(32, bus_p, PCIE_AER_CTL)) != in pcie_enable_errors()
1431 PCIE_AER_PUT(32, bus_p, PCIE_AER_CTL, tmp32); in pcie_enable_errors()
1432 PCIE_DBG_AER(dip, bus_p, "AER CTL", 32, PCIE_AER_CTL, reg32); in pcie_enable_errors()
1559 if ((aer_reg = PCIE_AER_GET(32, bus_p, PCIE_AER_CTL)) != in pcie_disable_errors()
1564 PCIE_AER_PUT(32, bus_p, PCIE_AER_CTL, aer_reg); in pcie_disable_errors()
|
| H A D | pcie_fault.c | 592 PCIE_AER_CTL); in pf_pcie_regs_gather()
|
| /titanic_41/usr/src/uts/common/sys/ |
| H A D | pcie.h | 454 #define PCIE_AER_CTL 0x18 /* AER Capability & Control */ macro
|