Home
last modified time | relevance | path

Searched refs:regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX (Results 1 – 9 of 9) sorted by relevance

/linux/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_2_0_offset.h6986 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_1_5_offset.h7583 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_5_1_offset.h13349 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_5_0_offset.h13370 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_1_4_offset.h14697 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_1_2_offset.h7820 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_2_1_offset.h6985 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_3_1_6_offset.h8044 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro
H A Ddcn_4_1_0_offset.h7768 #define regABM0_BL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX … macro