Home
last modified time | relevance | path

Searched refs:UVD_SOFT_RESET__LMI_SOFT_RESET_MASK (Results 1 – 25 of 27) sorted by relevance

12

/linux/drivers/gpu/drm/amd/amdgpu/
H A Duvd_v4_2.c337 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK); in uvd_v4_2_start()
458 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v4_2_stop()
H A Duvd_v3_1.c374 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK); in uvd_v3_1_start()
495 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v3_1_stop()
H A Dvcn_v2_0.c1050 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v2_0_start()
1224 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK, in vcn_v2_0_stop()
1225 ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK); in vcn_v2_0_stop()
H A Dvcn_v1_0.c906 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v1_0_start_spg_mode()
1192 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK, in vcn_v1_0_stop_spg_mode()
1193 ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK); in vcn_v1_0_stop_spg_mode()
H A Dvcn_v5_0_0.c800 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v5_0_0_start()
1003 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v5_0_0_stop()
H A Duvd_v5_0.c345 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v5_0_start()
H A Dvcn_v4_0_5.c1042 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_5_start()
1269 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_5_stop()
H A Duvd_v7_0.c881 (uint32_t)(UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v7_0_sriov_start()
995 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v7_0_start()
H A Dvcn_v4_0_3.c1128 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_3_start()
1360 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_3_stop()
H A Dvcn_v4_0.c1130 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_start()
1606 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v4_0_stop()
H A Dvcn_v3_0.c1181 tmp &= ~UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v3_0_start()
1624 tmp |= UVD_SOFT_RESET__LMI_SOFT_RESET_MASK; in vcn_v3_0_stop()
H A Duvd_v6_0.c751 UVD_SOFT_RESET__LMI_SOFT_RESET_MASK | in uvd_v6_0_start()
/linux/drivers/gpu/drm/amd/include/asic_reg/uvd/
H A Duvd_7_0_sh_mask.h695 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Duvd_3_1_sh_mask.h569 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_4_2_sh_mask.h575 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_4_0_sh_mask.h668 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x00000004L macro
H A Duvd_5_0_sh_mask.h607 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
H A Duvd_6_0_sh_mask.h609 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK 0x4 macro
/linux/drivers/gpu/drm/amd/include/asic_reg/vcn/
H A Dvcn_1_0_sh_mask.h1219 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_2_5_sh_mask.h1831 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_2_0_0_sh_mask.h2825 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_2_6_0_sh_mask.h3491 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_3_0_0_sh_mask.h2550 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_5_0_0_sh_mask.h3308 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro
H A Dvcn_4_0_5_sh_mask.h3618 #define UVD_SOFT_RESET__LMI_SOFT_RESET_MASK macro

12