Home
last modified time | relevance | path

Searched refs:UVD_RBC_RB_WPTR__RB_WPTR__SHIFT (Results 1 – 15 of 15) sorted by relevance

/linux/drivers/gpu/drm/amd/include/asic_reg/uvd/
H A Duvd_7_0_sh_mask.h729 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Duvd_3_1_sh_mask.h608 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT 0x4 macro
H A Duvd_4_2_sh_mask.h614 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT 0x4 macro
H A Duvd_4_0_sh_mask.h609 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT 0x00000004 macro
H A Duvd_5_0_sh_mask.h676 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT 0x4 macro
H A Duvd_6_0_sh_mask.h678 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT 0x4 macro
/linux/drivers/gpu/drm/amd/include/asic_reg/vcn/
H A Dvcn_1_0_sh_mask.h1253 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_2_5_sh_mask.h2928 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_2_0_0_sh_mask.h2868 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_2_6_0_sh_mask.h3253 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_3_0_0_sh_mask.h4009 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_5_0_0_sh_mask.h5919 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_4_0_5_sh_mask.h6753 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_4_0_0_sh_mask.h6917 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro
H A Dvcn_4_0_3_sh_mask.h7744 #define UVD_RBC_RB_WPTR__RB_WPTR__SHIFT … macro