Searched refs:RREG32_PCIE_PORT (Results 1 – 11 of 11) sorted by relevance
2045 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2048 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2061 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2074 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2078 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2082 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2086 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2091 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
55 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()59 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()64 if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE)) in rv6xx_force_pcie_gen1()69 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()78 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_enable_pcie_gen2_support()92 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK; in rv6xx_enable_bif_dynamic_pcie_gen2()104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()113 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()125 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
4439 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()4464 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()4511 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4524 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4527 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4540 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4575 training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()4579 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4584 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4589 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
76 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_enable_bif_dynamic_pcie_gen2()97 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()106 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()118 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()1611 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_get_pcie_gen2_status()
54 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_enable_bif_dynamic_pcie_gen2()308 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_pcie_performance_request()336 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_advertise_gen2_capability()
1309 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in btc_enable_bif_dynamic_pcie_gen2()
3444 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_advertise_gen2_capability()3464 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_enable_bif_dynamic_pcie_gen2()
4770 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in ci_get_current_pcie_speed()4780 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
5681 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
1302 #define RREG32_PCIE_PORT(reg) amdgpu_reg_pciep_rd32(adev, (reg)) macro
6254 …speed_cntl = RREG32_PCIE_PORT(ixPCIE_LC_SPEED_CNTL) & PCIE_LC_SPEED_CNTL__LC_CURRENT_DATA_RATE_MAS… in si_get_current_pcie_speed()