| /linux/drivers/pinctrl/renesas/ |
| H A D | pfc-r8a77970.c | 100 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
202 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) FM(FSCLKST2_N_A) F_(0, 0) F_(0, 0)… macro
284 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
559 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
560 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
561 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
562 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
563 PINMUX_IPSR_GPSR(IP4_31_28, FSCLKST2_N_A),
2272 IP4_31_28
|
| H A D | pfc-r8a77980.c | 115 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
236 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, … macro
334 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
637 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
638 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
639 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
640 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
2726 IP4_31_28
|
| H A D | pfc-r8a77990.c | 94 #define GPSR1_16 F_(A16, IP4_31_28)
255 #define IP4_31_28 FM(A16) FM(MSIOF1_SYNC) FM(MSIOF2_SS1_B) FM(VI4_DATA19) FM(VI5_DATA5_A) FM(D… macro
402 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
788 PINMUX_IPSR_GPSR(IP4_31_28, A16),
789 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF1_SYNC),
790 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF2_SS1_B),
791 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA19),
792 PINMUX_IPSR_MSEL(IP4_31_28, VI5_DATA5_A, SEL_VIN5_0),
793 PINMUX_IPSR_GPSR(IP4_31_28, DU_DB5),
794 PINMUX_IPSR_GPSR(IP4_31_28, LCDOUT5),
[all …]
|
| H A D | pfc-r8a77995.c | 121 #define GPSR2_1 F_(VI4_DATA0, IP4_31_28)
251 #define IP4_31_28 FM(VI4_DATA0) FM(PWM0_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0… macro
376 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
688 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA0),
689 PINMUX_IPSR_MSEL(IP4_31_28, PWM0_A, SEL_PWM0_0),
2713 IP4_31_28
|
| H A D | pfc-r8a77965.c | 108 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
299 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) … macro
465 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
901 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
902 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
903 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
904 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
905 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
906 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_A, SEL_CANFD0_0),
5583 IP4_31_28
|
| H A D | pfc-r8a77951.c | 103 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
294 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) … macro
460 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
895 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
896 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
897 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
898 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
899 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
900 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_A, SEL_CANFD0_0),
5387 IP4_31_28
|
| H A D | pfc-r8a7796.c | 108 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
299 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) … macro
465 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
899 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
900 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
901 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
902 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
903 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
904 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_A, SEL_CANFD0_0),
5342 IP4_31_28
|
| H A D | pfc-r8a77470.c | 700 PINMUX_IPSR_GPSR(IP4_31_28, DU0_DR6),
701 PINMUX_IPSR_MSEL(IP4_31_28, RX2_C, SEL_SCIF2_2),
702 PINMUX_IPSR_GPSR(IP4_31_28, A6),
|