Home
last modified time | relevance | path

Searched refs:GENFC_RD__VSYNC_SEL_R__SHIFT (Results 1 – 18 of 18) sorted by relevance

/linux/drivers/gpu/drm/amd/include/asic_reg/dce/
H A Ddce_6_0_sh_mask.h7154 #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x00000003 macro
H A Ddce_8_0_sh_mask.h10636 #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3 macro
H A Ddce_11_0_sh_mask.h10832 #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3 macro
H A Ddce_10_0_sh_mask.h11020 #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3 macro
H A Ddce_11_2_sh_mask.h12086 #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3 macro
H A Ddce_12_0_sh_mask.h2242 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
/linux/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_0_3_sh_mask.h279 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_1_0_sh_mask.h881 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_0_1_sh_mask.h372 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_2_1_sh_mask.h4477 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_1_2_sh_mask.h372 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_1_5_sh_mask.h5192 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_1_6_sh_mask.h389 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_1_4_sh_mask.h7827 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_0_2_sh_mask.h292 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_2_0_0_sh_mask.h292 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_0_0_sh_mask.h273 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro
H A Ddcn_3_2_0_sh_mask.h4476 #define GENFC_RD__VSYNC_SEL_R__SHIFT … macro