/linux/arch/arm/mm/ |
H A D | cache-fa.S | 24 #define CACHE_DLINESIZE 16 macro 94 add r0, r0, #CACHE_DLINESIZE 131 bic r0, r0, #CACHE_DLINESIZE - 1 134 add r0, r0, #CACHE_DLINESIZE 156 add r0, r0, #CACHE_DLINESIZE 177 tst r0, #CACHE_DLINESIZE - 1 178 bic r0, r0, #CACHE_DLINESIZE - 1 180 tst r1, #CACHE_DLINESIZE - 1 181 bic r1, r1, #CACHE_DLINESIZE - 1 184 add r0, r0, #CACHE_DLINESIZE [all …]
|
H A D | proc-arm946.S | 24 #define CACHE_DLINESIZE 32 /* fixed */ macro 26 #define CACHE_DENTRIES (CACHE_DSIZE / CACHE_DSEGMENTS / CACHE_DLINESIZE) 146 add r0, r0, #CACHE_DLINESIZE 149 add r0, r0, #CACHE_DLINESIZE 153 add r0, r0, #CACHE_DLINESIZE 156 add r0, r0, #CACHE_DLINESIZE 193 bic r0, r0, #CACHE_DLINESIZE - 1 196 add r0, r0, #CACHE_DLINESIZE 217 add r0, r0, #CACHE_DLINESIZE 240 tst r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | cache-v4wb.S | 17 #define CACHE_DLINESIZE 32 macro 120 add r0, r0, #CACHE_DLINESIZE 171 bic r0, r0, #CACHE_DLINESIZE - 1 174 add r0, r0, #CACHE_DLINESIZE 195 tst r0, #CACHE_DLINESIZE - 1 196 bic r0, r0, #CACHE_DLINESIZE - 1 198 tst r1, #CACHE_DLINESIZE - 1 201 add r0, r0, #CACHE_DLINESIZE 216 bic r0, r0, #CACHE_DLINESIZE - 1 218 add r0, r0, #CACHE_DLINESIZE
|
H A D | proc-arm925.S | 52 #define CACHE_DLINESIZE 16 macro 202 add r0, r0, #CACHE_DLINESIZE 205 add r0, r0, #CACHE_DLINESIZE 209 add r0, r0, #CACHE_DLINESIZE 212 add r0, r0, #CACHE_DLINESIZE 248 bic r0, r0, #CACHE_DLINESIZE - 1 251 add r0, r0, #CACHE_DLINESIZE 271 add r0, r0, #CACHE_DLINESIZE 295 tst r0, #CACHE_DLINESIZE - 1 297 tst r1, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm926.S | 38 #define CACHE_DLINESIZE 32 macro 165 add r0, r0, #CACHE_DLINESIZE 168 add r0, r0, #CACHE_DLINESIZE 172 add r0, r0, #CACHE_DLINESIZE 175 add r0, r0, #CACHE_DLINESIZE 211 bic r0, r0, #CACHE_DLINESIZE - 1 214 add r0, r0, #CACHE_DLINESIZE 234 add r0, r0, #CACHE_DLINESIZE 258 tst r0, #CACHE_DLINESIZE - 1 260 tst r1, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm1022.S | 37 #define CACHE_DLINESIZE 32 macro 179 add r0, r0, #CACHE_DLINESIZE 219 bic r0, r0, #CACHE_DLINESIZE - 1 227 add r0, r0, #CACHE_DLINESIZE 249 add r0, r0, #CACHE_DLINESIZE 273 tst r0, #CACHE_DLINESIZE - 1 274 bic r0, r0, #CACHE_DLINESIZE - 1 276 tst r1, #CACHE_DLINESIZE - 1 279 add r0, r0, #CACHE_DLINESIZE 299 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm1026.S | 37 #define CACHE_DLINESIZE 32 macro 174 add r0, r0, #CACHE_DLINESIZE 214 bic r0, r0, #CACHE_DLINESIZE - 1 222 add r0, r0, #CACHE_DLINESIZE 244 add r0, r0, #CACHE_DLINESIZE 268 tst r0, #CACHE_DLINESIZE - 1 269 bic r0, r0, #CACHE_DLINESIZE - 1 271 tst r1, #CACHE_DLINESIZE - 1 274 add r0, r0, #CACHE_DLINESIZE 294 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm922.S | 29 #define CACHE_DLINESIZE 32 macro 166 add r0, r0, #CACHE_DLINESIZE 201 bic r0, r0, #CACHE_DLINESIZE - 1 204 add r0, r0, #CACHE_DLINESIZE 224 add r0, r0, #CACHE_DLINESIZE 247 tst r0, #CACHE_DLINESIZE - 1 248 bic r0, r0, #CACHE_DLINESIZE - 1 250 tst r1, #CACHE_DLINESIZE - 1 253 add r0, r0, #CACHE_DLINESIZE 270 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-mohawk.S | 30 #define CACHE_DLINESIZE 32 macro 144 add r0, r0, #CACHE_DLINESIZE 147 add r0, r0, #CACHE_DLINESIZE 184 bic r0, r0, #CACHE_DLINESIZE - 1 187 add r0, r0, #CACHE_DLINESIZE 207 add r0, r0, #CACHE_DLINESIZE 230 tst r0, #CACHE_DLINESIZE - 1 232 tst r1, #CACHE_DLINESIZE - 1 234 bic r0, r0, #CACHE_DLINESIZE - 1 236 add r0, r0, #CACHE_DLINESIZE [all …]
|
H A D | proc-arm1020e.S | 37 #define CACHE_DLINESIZE 32 macro 180 add r0, r0, #CACHE_DLINESIZE 220 bic r0, r0, #CACHE_DLINESIZE - 1 228 add r0, r0, #CACHE_DLINESIZE 250 add r0, r0, #CACHE_DLINESIZE 274 tst r0, #CACHE_DLINESIZE - 1 275 bic r0, r0, #CACHE_DLINESIZE - 1 277 tst r1, #CACHE_DLINESIZE - 1 280 add r0, r0, #CACHE_DLINESIZE 300 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-feroceon.S | 33 #define CACHE_DLINESIZE 32 macro 187 add r0, r0, #CACHE_DLINESIZE 190 add r0, r0, #CACHE_DLINESIZE 227 bic r0, r0, #CACHE_DLINESIZE - 1 230 add r0, r0, #CACHE_DLINESIZE 251 add r0, r0, #CACHE_DLINESIZE 263 add r1, r0, #PAGE_SZ - CACHE_DLINESIZE @ top addr is inclusive 290 tst r0, #CACHE_DLINESIZE - 1 291 bic r0, r0, #CACHE_DLINESIZE - 1 293 tst r1, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm1020.S | 37 #define CACHE_DLINESIZE 32 macro 183 add r0, r0, #CACHE_DLINESIZE 223 bic r0, r0, #CACHE_DLINESIZE - 1 233 add r0, r0, #CACHE_DLINESIZE 256 add r0, r0, #CACHE_DLINESIZE 280 tst r0, #CACHE_DLINESIZE - 1 281 bic r0, r0, #CACHE_DLINESIZE - 1 285 tst r1, #CACHE_DLINESIZE - 1 290 add r0, r0, #CACHE_DLINESIZE 310 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | proc-arm920.S | 28 #define CACHE_DLINESIZE 32 macro 164 add r0, r0, #CACHE_DLINESIZE 199 bic r0, r0, #CACHE_DLINESIZE - 1 202 add r0, r0, #CACHE_DLINESIZE 222 add r0, r0, #CACHE_DLINESIZE 245 tst r0, #CACHE_DLINESIZE - 1 246 bic r0, r0, #CACHE_DLINESIZE - 1 248 tst r1, #CACHE_DLINESIZE - 1 251 add r0, r0, #CACHE_DLINESIZE 268 bic r0, r0, #CACHE_DLINESIZE - 1 [all …]
|
H A D | cache-v4wt.S | 21 #define CACHE_DLINESIZE 32 macro 94 add r0, r0, #CACHE_DLINESIZE 127 bic r0, r0, #CACHE_DLINESIZE - 1 129 add r0, r0, #CACHE_DLINESIZE 164 bic r0, r0, #CACHE_DLINESIZE - 1 166 add r0, r0, #CACHE_DLINESIZE
|
H A D | proc-fa526.S | 24 #define CACHE_DLINESIZE 16 macro 87 add r0, r0, #CACHE_DLINESIZE 88 subs r1, r1, #CACHE_DLINESIZE
|
H A D | proc-arm940.S | 18 #define CACHE_DLINESIZE 16 macro
|