Searched refs:SIModeRegisterDefaults (Results 1 – 10 of 10) sorted by relevance
20 struct SIModeRegisterDefaults { struct39 SIModeRegisterDefaults() : in SIModeRegisterDefaults() argument45 SIModeRegisterDefaults(const Function &F, const GCNSubtarget &ST);47 static SIModeRegisterDefaults getDefaultForCallingConv(CallingConv::ID CC) { in getDefaultForCallingConv() argument48 SIModeRegisterDefaults Mode; in getDefaultForCallingConv()53 bool operator==(const SIModeRegisterDefaults Other) const {85 bool isInlineCompatible(SIModeRegisterDefaults CalleeMode) const { in isInlineCompatible() argument
14 SIModeRegisterDefaults::SIModeRegisterDefaults(const Function &F, in SIModeRegisterDefaults() function in SIModeRegisterDefaults
93 SIModeRegisterDefaults getMode() const;395 SIModeRegisterDefaults AMDGPURegBankCombinerImpl::getMode() const { in getMode()
227 SIMode(const SIModeRegisterDefaults &Mode) {410 SIModeRegisterDefaults Mode;653 SIModeRegisterDefaults getMode() const { return Mode; }
309 SIModeRegisterDefaults Mode(F, *ST); in GCNTTIImpl()1292 SIModeRegisterDefaults CallerMode(*Caller, *CallerST); in areInlineCompatible()1293 SIModeRegisterDefaults CalleeMode(*Callee, *CalleeST); in areInlineCompatible()
70 SIModeRegisterDefaults Mode;
74 static uint32_t getFPMode(SIModeRegisterDefaults Mode) { in getFPMode()1151 const SIModeRegisterDefaults Mode = MFI->getMode(); in getSIProgramInfo()
127 HasFP32DenormalFlush(SIModeRegisterDefaults(F, ST).FP32Denormals == in AMDGPUCodeGenPrepareImpl()
4999 SIModeRegisterDefaults Mode) { in toggleSPDenormMode()5029 SIModeRegisterDefaults Mode = MFI->getMode(); in legalizeFDIV32()
127 Mode = SIModeRegisterDefaults(MF.getFunction(), *Subtarget); in runOnMachineFunction()