Home
last modified time | relevance | path

Searched refs:PLLE_AUX (Results 1 – 6 of 6) sorted by relevance

/freebsd/sys/arm/nvidia/tegra124/
H A Dtegra124_car.c229 MUX(0, "pllE_src1", mux_plle_src1, PLLE_AUX, 2, 1),
230 MUX(0, "pllE_src", mux_plle_src, PLLE_AUX, 28, 1),
256 GATE(TEGRA124_CLK_CML0, "cml0", "pllE_out0", PLLE_AUX, 0),
257 GATE(TEGRA124_CLK_CML1, "cml1", "pllE_out0", PLLE_AUX, 1),
H A Dtegra124_clk_pll.c570 RD4(sc, PLLE_AUX, &reg); in plle_enable()
573 WR4(sc, PLLE_AUX, reg); in plle_enable()
622 RD4(sc, PLLE_AUX, &reg); in plle_enable()
627 WR4(sc, PLLE_AUX, reg); in plle_enable()
631 WR4(sc, PLLE_AUX, reg); in plle_enable()
H A Dtegra124_car.h209 #define PLLE_AUX 0x48c macro
/freebsd/sys/arm64/nvidia/tegra210/
H A Dtegra210_clk_pll.c494 MUX(0, "pllE_src1", mux_plle_src1, PLLE_AUX, 2, 1),
495 MUX(0, "pllE_src", mux_plle_src, PLLE_AUX, 28, 1),
763 RD4(sc, PLLE_AUX, &reg); in plle_enable()
766 WR4(sc, PLLE_AUX, reg); in plle_enable()
817 RD4(sc, PLLE_AUX, &reg); in plle_enable()
822 WR4(sc, PLLE_AUX, reg); in plle_enable()
826 WR4(sc, PLLE_AUX, reg); in plle_enable()
H A Dtegra210_car.c247 GATE(TEGRA210_CLK_CML0, "cml0", "pllE_out0", PLLE_AUX, 0),
248 GATE(TEGRA210_CLK_CML1, "cml1", "pllE_out0", PLLE_AUX, 1),
H A Dtegra210_car.h282 #define PLLE_AUX 0x48c macro