Searched refs:IsVecInReg (Results 1 – 1 of 1) sorted by relevance
2428 bool IsVecInReg = Op.getOpcode() == ISD::ZERO_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2434 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2439 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2473 bool IsVecInReg = Op.getOpcode() == ISD::SIGN_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2486 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2495 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2512 IsVecInReg ? ISD::ZERO_EXTEND_VECTOR_INREG : ISD::ZERO_EXTEND; in SimplifyDemandedBits()2515 if (!IsVecInReg) in SimplifyDemandedBits()2536 bool IsVecInReg = Op.getOpcode() == ISD::ANY_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2540 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()