Home
last modified time | relevance | path

Searched refs:E1000_WRITE_REG (Results 1 – 20 of 20) sorted by relevance

/freebsd/sys/dev/e1000/
H A De1000_base.c163 E1000_WRITE_REG(hw, E1000_RFCTL, rfctl); in e1000_rx_fifo_flush_base()
172 E1000_WRITE_REG(hw, E1000_RXDCTL(i), in e1000_rx_fifo_flush_base()
192 E1000_WRITE_REG(hw, E1000_RFCTL, rfctl & ~E1000_RFCTL_LEF); in e1000_rx_fifo_flush_base()
195 E1000_WRITE_REG(hw, E1000_RLPML, 0); in e1000_rx_fifo_flush_base()
201 E1000_WRITE_REG(hw, E1000_RCTL, temp_rctl); in e1000_rx_fifo_flush_base()
202 E1000_WRITE_REG(hw, E1000_RCTL, temp_rctl | E1000_RCTL_EN); in e1000_rx_fifo_flush_base()
210 E1000_WRITE_REG(hw, E1000_RXDCTL(i), rxdctl[i]); in e1000_rx_fifo_flush_base()
211 E1000_WRITE_REG(hw, E1000_RCTL, rctl); in e1000_rx_fifo_flush_base()
214 E1000_WRITE_REG(hw, E1000_RLPML, rlpml); in e1000_rx_fifo_flush_base()
215 E1000_WRITE_REG(hw, E1000_RFCTL, rfctl); in e1000_rx_fifo_flush_base()
H A De1000_82571.c237 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_init_nvm_params_82571()
407 E1000_WRITE_REG(hw, E1000_SWSM2, swsm2 | in e1000_init_mac_params_82571()
429 E1000_WRITE_REG(hw, E1000_SWSM, swsm & ~E1000_SWSM_SMBI); in e1000_init_mac_params_82571()
523 E1000_WRITE_REG(hw, E1000_EXTCNF_CTRL, extcnf_ctrl); in e1000_get_hw_semaphore_82574()
559 E1000_WRITE_REG(hw, E1000_EXTCNF_CTRL, extcnf_ctrl); in e1000_put_hw_semaphore_82574()
585 E1000_WRITE_REG(hw, E1000_POEMB, data); in e1000_set_d0_lplu_state_82574()
614 E1000_WRITE_REG(hw, E1000_POEMB, data); in e1000_set_d3_lplu_state_82574()
743 E1000_WRITE_REG(hw, E1000_HICR, E1000_HICR_FW_RESET_ENABLE); in e1000_update_nvm_checksum_82571()
745 E1000_WRITE_REG(hw, E1000_HICR, E1000_HICR_FW_RESET); in e1000_update_nvm_checksum_82571()
750 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_update_nvm_checksum_82571()
[all …]
H A De1000_82542.c206 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82542()
208 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82542()
209 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82542()
221 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82542()
226 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82542()
254 E1000_WRITE_REG(hw, E1000_VET, 0); in e1000_init_hw_82542()
261 E1000_WRITE_REG(hw, E1000_RCTL, E1000_RCTL_RST); in e1000_init_hw_82542()
271 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_init_hw_82542()
290 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_PRIOR); in e1000_init_hw_82542()
355 E1000_WRITE_REG(hw, E1000_FCAL, FLOW_CONTROL_ADDRESS_LOW); in e1000_setup_link_82542()
[all …]
H A De1000_mac.c507 E1000_WRITE_REG(hw, E1000_RAL(index), rar_low); in e1000_rar_set_generic()
509 E1000_WRITE_REG(hw, E1000_RAH(index), rar_high); in e1000_rar_set_generic()
812 E1000_WRITE_REG(hw, E1000_TXCW, (mac->txcw & ~E1000_TXCW_ANE)); in e1000_check_for_fiber_link_generic()
817 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_check_for_fiber_link_generic()
832 E1000_WRITE_REG(hw, E1000_TXCW, mac->txcw); in e1000_check_for_fiber_link_generic()
833 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl & ~E1000_CTRL_SLU)); in e1000_check_for_fiber_link_generic()
877 E1000_WRITE_REG(hw, E1000_TXCW, (mac->txcw & ~E1000_TXCW_ANE)); in e1000_check_for_serdes_link_generic()
882 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_check_for_serdes_link_generic()
897 E1000_WRITE_REG(hw, E1000_TXCW, mac->txcw); in e1000_check_for_serdes_link_generic()
898 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl & ~E1000_CTRL_SLU)); in e1000_check_for_serdes_link_generic()
[all …]
H A De1000_82543.c596 E1000_WRITE_REG(hw, E1000_CTRL, (*ctrl | E1000_CTRL_MDC)); in e1000_raise_mdi_clk_82543()
615 E1000_WRITE_REG(hw, E1000_CTRL, (*ctrl & ~E1000_CTRL_MDC)); in e1000_lower_mdi_clk_82543()
661 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_shift_out_mdi_bits_82543()
706 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_shift_in_mdi_bits_82543()
875 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset_82543()
882 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset_82543()
909 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82543()
911 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82543()
912 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82543()
927 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82543()
[all …]
H A Dif_em.c1422 E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN); in em_if_init()
1452 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp); in em_if_init()
1454 E1000_WRITE_REG(&sc->hw, E1000_IVAR, sc->ivars); in em_if_init()
1460 E1000_WRITE_REG(&sc->hw, E1000_ICS, E1000_ICS_LSC); in em_if_init()
1612 E1000_WRITE_REG(hw, E1000_EITR(que->msix), que->itr_setting); in em_newitr()
1620 E1000_WRITE_REG(hw, in em_newitr()
1623 E1000_WRITE_REG(hw, E1000_ITR, que->itr_setting); in em_newitr()
1696 E1000_WRITE_REG(&sc->hw, E1000_IMS, rxq->eims); in em_if_rx_queue_intr_enable()
1706 E1000_WRITE_REG(&sc->hw, E1000_IMS, txq->eims); in em_if_tx_queue_intr_enable()
1716 E1000_WRITE_REG(&sc->hw, E1000_EIMS, rxq->eims); in igb_if_rx_queue_intr_enable()
[all …]
H A De1000_82575.c196 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_init_phy_params_82575()
663 E1000_WRITE_REG(hw, E1000_CTRL_EXT, in e1000_get_phy_id_82575()
698 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_get_phy_id_82575()
873 E1000_WRITE_REG(hw, E1000_82580_PHY_POWER_MGMT, data); in e1000_set_d0_lplu_state_82580()
920 E1000_WRITE_REG(hw, E1000_82580_PHY_POWER_MGMT, data); in e1000_set_d3_lplu_state_82580()
952 E1000_WRITE_REG(hw, E1000_EECD, eecd | in e1000_acquire_nvm_82575()
962 E1000_WRITE_REG(hw, E1000_EECD, eecd | in e1000_acquire_nvm_82575()
1178 E1000_WRITE_REG(hw, E1000_PCS_CFG0, reg); in e1000_power_up_serdes_link_82575()
1183 E1000_WRITE_REG(hw, E1000_CTRL_EXT, reg); in e1000_power_up_serdes_link_82575()
1277 E1000_WRITE_REG(hw, E1000_PCS_CFG0, reg); in e1000_shutdown_serdes_link_82575()
[all …]
H A De1000_ich8lan.c259 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_phy_is_accessible_pchlan()
283 E1000_WRITE_REG(hw, E1000_FEXTNVM3, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
289 E1000_WRITE_REG(hw, E1000_CTRL, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
293 E1000_WRITE_REG(hw, E1000_CTRL, mac_reg); in e1000_toggle_lanphypc_pch_lpt()
363 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_init_phy_workarounds_pchlan()
399 E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg); in e1000_init_phy_workarounds_pchlan()
1049 E1000_WRITE_REG(hw, E1000_FEXTNVM6, in e1000_k1_workaround_lpt_lp()
1094 E1000_WRITE_REG(hw, E1000_FEXTNVM6, fextnvm6); in e1000_k1_workaround_lpt_lp()
1211 E1000_WRITE_REG(hw, E1000_LTRV, reg); in e1000_platform_pm_pch_lpt()
1216 E1000_WRITE_REG(hw, E1000_SVT, reg); in e1000_platform_pm_pch_lpt()
[all …]
H A De1000_80003es2lan.c762 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_80003es2lan()
764 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_80003es2lan()
765 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_80003es2lan()
777 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_80003es2lan()
799 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_80003es2lan()
864 E1000_WRITE_REG(hw, E1000_TXDCTL(0), reg_data); in e1000_init_hw_80003es2lan()
870 E1000_WRITE_REG(hw, E1000_TXDCTL(1), reg_data); in e1000_init_hw_80003es2lan()
875 E1000_WRITE_REG(hw, E1000_TCTL, reg_data); in e1000_init_hw_80003es2lan()
881 E1000_WRITE_REG(hw, E1000_TCTL_EXT, reg_data); in e1000_init_hw_80003es2lan()
887 E1000_WRITE_REG(hw, E1000_TIPG, reg_data); in e1000_init_hw_80003es2lan()
[all …]
H A De1000_nvm.c124 E1000_WRITE_REG(hw, E1000_EECD, *eecd); in e1000_raise_eec_clk()
139 E1000_WRITE_REG(hw, E1000_EECD, *eecd); in e1000_lower_eec_clk()
175 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_shift_out_eec_bits()
187 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_shift_out_eec_bits()
275 E1000_WRITE_REG(hw, E1000_EECD, eecd | E1000_EECD_REQ); in e1000_acquire_nvm_generic()
288 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_acquire_nvm_generic()
311 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
319 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
327 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
331 E1000_WRITE_REG(hw, E1000_EECD, eecd); in e1000_standby_nvm()
[all …]
H A De1000_82540.c278 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82540()
280 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82540()
281 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82540()
296 E1000_WRITE_REG(hw, E1000_CTRL_DUP, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82540()
314 E1000_WRITE_REG(hw, E1000_MANC, manc); in e1000_reset_hw_82540()
316 E1000_WRITE_REG(hw, E1000_IMC, 0xffffffff); in e1000_reset_hw_82540()
347 E1000_WRITE_REG(hw, E1000_VET, 0); in e1000_init_hw_82540()
378 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82540()
396 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_init_hw_82540()
422 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_setup_copper_link_82540()
H A De1000_i210.c203 E1000_WRITE_REG(hw, E1000_SRWR, eewr); in e1000_write_nvm_srwr()
585 E1000_WRITE_REG(hw, E1000_EECD, flup); in e1000_update_flash_i210()
721 E1000_WRITE_REG(hw, E1000_MDICNFG, reg_val); in e1000_pll_workaround_i210()
746 E1000_WRITE_REG(hw, E1000_CTRL, ctrl|E1000_CTRL_PHY_RST); in e1000_pll_workaround_i210()
750 E1000_WRITE_REG(hw, E1000_CTRL_EXT, ctrl_ext); in e1000_pll_workaround_i210()
752 E1000_WRITE_REG(hw, E1000_WUC, 0); in e1000_pll_workaround_i210()
754 E1000_WRITE_REG(hw, E1000_EEARBC_I210, reg_val); in e1000_pll_workaround_i210()
763 E1000_WRITE_REG(hw, E1000_EEARBC_I210, reg_val); in e1000_pll_workaround_i210()
766 E1000_WRITE_REG(hw, E1000_WUC, wuc); in e1000_pll_workaround_i210()
769 E1000_WRITE_REG(hw, E1000_MDICNFG, mdicnfg); in e1000_pll_workaround_i210()
H A De1000_mbx.c439 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_VFU); in e1000_obtain_mbx_lock_vf()
487 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_REQ); in e1000_write_mbx_vf()
520 E1000_WRITE_REG(hw, E1000_V2PMAILBOX(0), E1000_V2PMAILBOX_ACK); in e1000_read_mbx_vf()
570 E1000_WRITE_REG(hw, E1000_MBVFICR, mask); in e1000_check_for_bit_pf()
634 E1000_WRITE_REG(hw, E1000_VFLRE, (1 << vf_number)); in e1000_check_for_rst_pf()
658 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), in e1000_obtain_mbx_lock_pf()
705 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), E1000_P2VMAILBOX_STS); in e1000_write_mbx_pf()
744 E1000_WRITE_REG(hw, E1000_P2VMAILBOX(vf_number), E1000_P2VMAILBOX_ACK); in e1000_read_mbx_pf()
H A De1000_82541.c303 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82541()
305 E1000_WRITE_REG(hw, E1000_RCTL, 0); in e1000_reset_hw_82541()
306 E1000_WRITE_REG(hw, E1000_TCTL, E1000_TCTL_PSP); in e1000_reset_hw_82541()
319 E1000_WRITE_REG(hw, E1000_CTRL, (ctrl | E1000_CTRL_PHY_RST)); in e1000_reset_hw_82541()
336 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_82541()
346 E1000_WRITE_REG(hw, E1000_MANC, manc); in e1000_reset_hw_82541()
355 E1000_WRITE_REG(hw, E1000_LEDCTL, ledctl); in e1000_reset_hw_82541()
360 E1000_WRITE_REG(hw, E1000_IMC, 0xFFFFFFFF); in e1000_reset_hw_82541()
422 E1000_WRITE_REG(hw, E1000_TXDCTL(0), txdctl); in e1000_init_hw_82541()
517 E1000_WRITE_REG(hw, E1000_LEDCTL, ledctl); in e1000_phy_hw_reset_82541()
[all …]
H A De1000_manage.c330 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_mng_write_dhcp_info_generic()
436 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_host_interface_command()
503 E1000_WRITE_REG(hw, E1000_HICR, hicr); in e1000_load_firmware()
505 E1000_WRITE_REG(hw, E1000_HICR, hicr); in e1000_load_firmware()
551 E1000_WRITE_REG(hw, E1000_HIBBA, hibba); in e1000_load_firmware()
561 E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C); in e1000_load_firmware()
H A De1000_phy.c310 E1000_WRITE_REG(hw, E1000_MDIC, mdic); in e1000_read_phy_reg_mdic()
376 E1000_WRITE_REG(hw, E1000_MDIC, mdic); in e1000_write_phy_reg_mdic()
436 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_read_phy_reg_i2c()
495 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_phy_reg_i2c()
549 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_read_sfp_data_byte()
608 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_sfp_data_byte()
627 E1000_WRITE_REG(hw, E1000_I2CCMD, i2ccmd); in e1000_write_sfp_data_byte()
894 E1000_WRITE_REG(hw, E1000_KMRNCTRLSTA, kmrnctrlsta); in __e1000_read_kmrn_reg()
969 E1000_WRITE_REG(hw, E1000_KMRNCTRLSTA, kmrnctrlsta); in __e1000_write_kmrn_reg()
2070 E1000_WRITE_REG(hw, E1000_CTRL, ctrl); in e1000_phy_force_speed_duplex_setup()
[all …]
H A Digb_txrx.c307 E1000_WRITE_REG(&sc->hw, E1000_TDT(txr->me), pidx); in igb_isc_txd_flush()
396 E1000_WRITE_REG(&sc->hw, E1000_RDT(rxr->me), pidx); in igb_isc_rxd_flush()
H A De1000_osdep.h185 #define E1000_WRITE_REG(hw, reg, value) \ macro
H A Dem_txrx.c469 E1000_WRITE_REG(&sc->hw, E1000_TDT(txr->me), pidx); in em_isc_txd_flush()
594 E1000_WRITE_REG(&sc->hw, E1000_RDT(rxr->me), pidx); in em_isc_rxd_flush()
H A De1000_vf.c270 E1000_WRITE_REG(hw, E1000_CTRL, ctrl | E1000_CTRL_RST); in e1000_reset_hw_vf()