Home
last modified time | relevance | path

Searched +full:2 +full:x128b (Results 1 – 7 of 7) sorted by relevance

/linux/Documentation/devicetree/bindings/misc/
H A Dxlnx,sd-fec.yaml1 # SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
29 minItems: 2
44 - minItems: 2
78 configures a width of "1x128b", 2 a width of "2x128b" and 4 configures a width
79 of "4x128b".
81 enum: [ 1, 2, 4 ]
87 configures the DIN_WORDS to be block based, while a value of 2 configures the
90 enum: [ 0, 1, 2 ]
94 Configures the DOUT AXI stream where a value of 1 configures a width of "1x128b",
95 2 a width of "2x128b" and 4 configures a width of "4x128b".
[all …]
/linux/drivers/gpu/drm/amd/include/asic_reg/dpcs/
H A Ddpcs_3_1_4_offset.h540 …DPCSSYS_CR0_LANE2_DIG_RX_STAT_STAT_CNT_4 0x128b
2606 …DPCSSYS_CR1_LANE2_DIG_RX_STAT_STAT_CNT_4 0x128b
4672 …DPCSSYS_CR2_LANE2_DIG_RX_STAT_STAT_CNT_4 0x128b
6231 …e regDC_GENERICA_BASE_IDX 2
6233 …e regDC_GENERICB_BASE_IDX 2
6235 …e regDCIO_CLOCK_CNTL_BASE_IDX 2
6237 …e regDC_REF_CLK_CNTL_BASE_IDX 2
6239 …e regUNIPHYA_LINK_CNTL_BASE_IDX 2
6241 …e regUNIPHYA_CHANNEL_XBAR_CNTL_BASE_IDX 2
6243 …e regUNIPHYB_LINK_CNTL_BASE_IDX 2
[all …]
H A Ddpcs_4_2_2_offset.h16 …e regDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX 2
18 …e regDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX 2
24 …e regDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX 2
26 …e regDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX 2
32 …e regDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX 2
34 …e regDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX 2
40 …e regDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX 2
42 …e regDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX 2
48 …e regDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX 2
50 …e regDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX 2
[all …]
H A Ddpcs_4_2_3_offset.h33 …e regDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX 2
35 …e regDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX 2
41 …e regDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX 2
43 …e regDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX 2
49 …e regDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX 2
51 …e regDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX 2
57 …e regDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX 2
59 …e regDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX 2
65 …e regDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX 2
67 …e regDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX 2
[all …]
H A Ddpcs_4_2_0_offset.h29 …e regDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX 2
31 …e regDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX 2
37 …e regDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX 2
39 …e regDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX 2
45 …e regDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX 2
47 …e regDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX 2
53 …e regDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX 2
55 …e regDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX 2
61 …e regDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX 2
63 …e regDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX 2
[all …]
/linux/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_0_2_offset.h305 …ne mmPHYASYMCLK_CLOCK_CNTL_BASE_IDX 2
307 …ne mmPHYBSYMCLK_CLOCK_CNTL_BASE_IDX 2
309 …ne mmPHYCSYMCLK_CLOCK_CNTL_BASE_IDX 2
311 …ne mmPHYDSYMCLK_CLOCK_CNTL_BASE_IDX 2
313 …ne mmPHYESYMCLK_CLOCK_CNTL_BASE_IDX 2
325 …ne mmDC_PERFMON0_PERFCOUNTER_CNTL_BASE_IDX 2
327 …ne mmDC_PERFMON0_PERFCOUNTER_CNTL2_BASE_IDX 2
329 …ne mmDC_PERFMON0_PERFCOUNTER_STATE_BASE_IDX 2
331 …ne mmDC_PERFMON0_PERFMON_CNTL_BASE_IDX 2
333 …ne mmDC_PERFMON0_PERFMON_CNTL2_BASE_IDX 2
[all …]
H A Ddcn_3_0_0_offset.h303 …ne mmPHYASYMCLK_CLOCK_CNTL_BASE_IDX 2
305 …ne mmPHYBSYMCLK_CLOCK_CNTL_BASE_IDX 2
307 …ne mmPHYCSYMCLK_CLOCK_CNTL_BASE_IDX 2
309 …ne mmPHYDSYMCLK_CLOCK_CNTL_BASE_IDX 2
311 …ne mmPHYESYMCLK_CLOCK_CNTL_BASE_IDX 2
313 …ne mmPHYFSYMCLK_CLOCK_CNTL_BASE_IDX 2
315 …e regHDMICHARCLK0_CLOCK_CNTL_BASE_IDX 2
317 …ne mmHDMICHARCLK0_CLOCK_CNTL_BASE_IDX 2
329 …ne mmDC_PERFMON0_PERFCOUNTER_CNTL_BASE_IDX 2
331 …ne mmDC_PERFMON0_PERFCOUNTER_CNTL2_BASE_IDX 2
[all …]