H A D | px_hlib.c | 1787 hvio_iommu_map(devhandle_t dev_hdl, pxu_t *pxu_p, tsbid_t tsbid, pages_t pages, in hvio_iommu_map() argument 1853 hvio_iommu_demap(devhandle_t dev_hdl, pxu_t *pxu_p, tsbid_t tsbid, in hvio_iommu_demap() argument 1882 hvio_iommu_getmap(devhandle_t dev_hdl, pxu_t *pxu_p, tsbid_t tsbid, in hvio_iommu_getmap() argument 2026 hvio_iommu_getbypass(devhandle_t dev_hdl, pxu_t *pxu_p, r_addr_t ra, in hvio_iommu_getbypass() argument 2047 hvio_intr_devino_to_sysino(devhandle_t dev_hdl, pxu_ argument 2065 hvio_intr_getvalid(devhandle_t dev_hdl,sysino_t sysino,intr_valid_state_t * intr_valid_state) hvio_intr_getvalid() argument 2084 hvio_intr_setvalid(devhandle_t dev_hdl,sysino_t sysino,intr_valid_state_t intr_valid_state) hvio_intr_setvalid() argument 2108 hvio_intr_getstate(devhandle_t dev_hdl,sysino_t sysino,intr_state_t * intr_state) hvio_intr_getstate() argument 2142 hvio_intr_setstate(devhandle_t dev_hdl,sysino_t sysino,intr_state_t intr_state) hvio_intr_setstate() argument 2172 hvio_intr_gettarget(devhandle_t dev_hdl,pxu_t * pxu_p,sysino_t sysino,cpuid_t * cpuid) hvio_intr_gettarget() argument 2198 hvio_intr_settarget(devhandle_t dev_hdl,pxu_t * pxu_p,sysino_t sysino,cpuid_t cpuid) hvio_intr_settarget() argument 2246 hvio_msiq_init(devhandle_t dev_hdl,pxu_t * pxu_p) hvio_msiq_init() argument 2265 hvio_msiq_getvalid(devhandle_t dev_hdl,msiqid_t msiq_id,pci_msiq_valid_state_t * msiq_valid_state) hvio_msiq_getvalid() argument 2291 hvio_msiq_setvalid(devhandle_t dev_hdl,msiqid_t msiq_id,pci_msiq_valid_state_t msiq_valid_state) hvio_msiq_setvalid() argument 2314 hvio_msiq_getstate(devhandle_t dev_hdl,msiqid_t msiq_id,pci_msiq_state_t * msiq_state) hvio_msiq_getstate() argument 2339 hvio_msiq_setstate(devhandle_t dev_hdl,msiqid_t msiq_id,pci_msiq_state_t msiq_state) hvio_msiq_setstate() argument 2375 hvio_msiq_gethead(devhandle_t dev_hdl,msiqid_t msiq_id,msiqhead_t * msiq_head) hvio_msiq_gethead() argument 2385 hvio_msiq_sethead(devhandle_t dev_hdl,msiqid_t msiq_id,msiqhead_t msiq_head) hvio_msiq_sethead() argument 2395 hvio_msiq_gettail(devhandle_t dev_hdl,msiqid_t msiq_id,msiqtail_t * msiq_tail) hvio_msiq_gettail() argument 2408 hvio_msi_init(devhandle_t dev_hdl,uint64_t addr32,uint64_t addr64) hvio_msi_init() argument 2426 hvio_msi_getmsiq(devhandle_t dev_hdl,msinum_t msi_num,msiqid_t * msiq_id) hvio_msi_getmsiq() argument 2436 hvio_msi_setmsiq(devhandle_t dev_hdl,msinum_t msi_num,msiqid_t msiq_id) hvio_msi_setmsiq() argument 2446 hvio_msi_getvalid(devhandle_t dev_hdl,msinum_t msi_num,pci_msi_valid_state_t * msi_valid_state) hvio_msi_getvalid() argument 2456 hvio_msi_setvalid(devhandle_t dev_hdl,msinum_t msi_num,pci_msi_valid_state_t msi_valid_state) hvio_msi_setvalid() argument 2478 hvio_msi_getstate(devhandle_t dev_hdl,msinum_t msi_num,pci_msi_state_t * msi_state) hvio_msi_getstate() argument 2488 hvio_msi_setstate(devhandle_t dev_hdl,msinum_t msi_num,pci_msi_state_t msi_state) hvio_msi_setstate() argument 2511 hvio_msg_getmsiq(devhandle_t dev_hdl,pcie_msg_type_t msg_type,msiqid_t * msiq_id) hvio_msg_getmsiq() argument 2543 hvio_msg_setmsiq(devhandle_t dev_hdl,pcie_msg_type_t msg_type,msiqid_t msiq_id) hvio_msg_setmsiq() argument 2573 hvio_msg_getvalid(devhandle_t dev_hdl,pcie_msg_type_t msg_type,pcie_msg_valid_state_t * msg_valid_state) hvio_msg_getvalid() argument 2606 hvio_msg_setvalid(devhandle_t dev_hdl,pcie_msg_type_t msg_type,pcie_msg_valid_state_t msg_valid_state) hvio_msg_setvalid() argument 2671 hvio_suspend(devhandle_t dev_hdl,pxu_t * pxu_p) hvio_suspend() argument 2732 hvio_resume(devhandle_t dev_hdl,devino_t devino,pxu_t * pxu_p) hvio_resume() argument 2809 hvio_cb_suspend(devhandle_t dev_hdl,pxu_t * pxu_p) hvio_cb_suspend() argument 2912 msiq_suspend(devhandle_t dev_hdl,pxu_t * pxu_p) msiq_suspend() argument 2940 msiq_resume(devhandle_t dev_hdl,pxu_t * pxu_p) msiq_resume() argument [all...] |