164 #define SERVE_INTR_PRE(iv_p, cpu, ls1, ls2, os1, os2, os3, regs)	\  argument
167 	SERVE_INTR_TRACE(iv_p, os1, os2, os3, regs);
191 #define	SERVE_INTR(os5, cpu, ls1, ls2, os1, os2, os3, os4)		\  argument
192 	ldn	[ls1 + IV_HANDLER], os2;				\
195 	call	os2;							\
205 	add	os1, CPU_STATS_SYS_INTR - 8, os2;			\
206 	ldx	[cpu + os2], os3;					\
208 	stx	os3, [cpu + os2];					\
209 	sll	ls1, CPTRSHIFT, os2;					\
211 	add	os1, os2, os1;						\
222 #define SERVE_INTR_NEXT(os5, cpu, ls1, ls2, os1, os2, os3, os4)		\  argument
227 	lduh	[os3 + IV_FLAGS], os2;					\
228 	and	os2, IV_SOFTINT_MT, os2;				\
229 	brz,pt	os2, 4f;						\
230 	add	os3, IV_PIL_NEXT, os2;					\
233 	add	os2, os5, os2;						\
234 4:	ldn	[os2], os5;						\
245 	stn	%g0, [os2];						\
249 	SERVE_INTR_TRACE2(os5, os1, os2, os3, os4);
255 #define	SERVE_INTR_TRACE(inum, os1, os2, os3, os4)			\  argument
257 	andn	os3, PSTATE_IE | PSTATE_AM, os2;			\
258 	wrpr	%g0, os2, %pstate;					\
259 	TRACE_PTR(os1, os2); 						\
260 	ldn	[os4 + PC_OFF], os2;					\
261 	stna	os2, [os1 + TRAP_ENT_TPC]%asi;				\
262 	ldx	[os4 + TSTATE_OFF], os2;				\
263 	stxa	os2, [os1 + TRAP_ENT_TSTATE]%asi;			\
265 	GET_TRACE_TICK(os2, os3);					\
266 	stxa	os2, [os1 + TRAP_ENT_TICK]%asi;				\
267 	TRACE_SAVE_TL_GL_REGS(os1, os2);				\
268 	set	TT_SERVE_INTR, os2;					\
270 	or	os2, os3, os2;						\
271 	stha	os2, [os1 + TRAP_ENT_TT]%asi;				\
278 	TRACE_NEXT(os1, os2, os3);					\
281 #define SERVE_INTR_TRACE(inum, os1, os2, os3, os4)  argument
288 #define	SERVE_INTR_TRACE2(inum, os1, os2, os3, os4)			\  argument
290 	andn	os3, PSTATE_IE | PSTATE_AM, os2;			\
291 	wrpr	%g0, os2, %pstate;					\
292 	TRACE_PTR(os1, os2); 						\
296 	GET_TRACE_TICK(os2, os3);					\
297 	stxa	os2, [os1 + TRAP_ENT_TICK]%asi;				\
298 	TRACE_SAVE_TL_GL_REGS(os1, os2);				\
299 	set	TT_SERVE_INTR, os2;					\
301 	or	os2, os3, os2;						\
302 	stha	os2, [os1 + TRAP_ENT_TT]%asi;				\
309 	TRACE_NEXT(os1, os2, os3);					\
312 #define SERVE_INTR_TRACE2(inum, os1, os2, os3, os4)  argument