62 #define	PCIE_BUS2DIP(bus_p) bus_p->bus_dip  argument
63 #define	PCIE_BUS2PFD(bus_p) PCIE_DIP2PFD(PCIE_BUS2DIP(bus_p))  argument
64 #define	PCIE_BUS2DOM(bus_p) bus_p->bus_dom  argument
70 #define	PCIE_IS_PCIE(bus_p) (bus_p->bus_pcie_off)  argument
71 #define	PCIE_IS_PCIX(bus_p) (bus_p->bus_pcix_off)  argument
72 #define	PCIE_IS_PCI(bus_p) (!PCIE_IS_PCIE(bus_p))  argument
73 #define	PCIE_HAS_AER(bus_p) (bus_p->bus_aer_off)  argument
75 #define	PCIE_IS_ROOT(bus_p) (PCIE_IS_RC(bus_p) || PCIE_IS_RP(bus_p))  argument
89 #define	PCIE_IS_RC(bus_p) \  argument
90 	(bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_RC_PSEUDO)
91 #define	PCIE_IS_RP(bus_p) \  argument
92 	((bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_ROOT) && \
93 	    PCIE_IS_PCIE(bus_p))
94 #define	PCIE_IS_SWU(bus_p) \  argument
95 	(bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_UP)
96 #define	PCIE_IS_SWD(bus_p) \  argument
97 	(bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_DOWN)
98 #define	PCIE_IS_SW(bus_p) \  argument
99 	(PCIE_IS_SWU(bus_p) || PCIE_IS_SWD(bus_p))
100 #define	PCIE_IS_BDG(bus_p)  (bus_p->bus_hdr_type == PCI_HEADER_ONE)  argument
101 #define	PCIE_IS_PCI_BDG(bus_p) (PCIE_IS_PCI(bus_p) && PCIE_IS_BDG(bus_p))  argument
102 #define	PCIE_IS_PCIE_BDG(bus_p) \  argument
103 	(bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_PCIE2PCI)
104 #define	PCIE_IS_PCI2PCIE(bus_p) \  argument
105 	(bus_p->bus_dev_type == PCIE_PCIECAP_DEV_TYPE_PCI2PCIE)
106 #define	PCIE_IS_PCIE_SEC(bus_p) \  argument
107 	(PCIE_IS_PCIE(bus_p) && PCIE_IS_BDG(bus_p) && !PCIE_IS_PCIE_BDG(bus_p))
108 #define	PCIX_ECC_VERSION_CHECK(bus_p) \  argument
109 	((bus_p->bus_ecc_ver == PCI_PCIX_VER_1) || \
110 	    (bus_p->bus_ecc_ver == PCI_PCIX_VER_2))
112 #define	PCIE_VENID(bus_p)	(bus_p->bus_dev_ven_id & 0xffff)  argument
113 #define	PCIE_DEVID(bus_p)	((bus_p->bus_dev_ven_id >> 16) & 0xffff)  argument
116 #define	PCIE_GET(sz, bus_p, off) \  argument
117 	pci_config_get ## sz(bus_p->bus_cfg_hdl, off)
118 #define	PCIE_PUT(sz, bus_p, off, val) \  argument
119 	pci_config_put ## sz(bus_p->bus_cfg_hdl, off, val)
120 #define	PCIE_CAP_GET(sz, bus_p, off) \  argument
121 	PCI_CAP_GET ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_pcie_off, off)
122 #define	PCIE_CAP_PUT(sz, bus_p, off, val) \  argument
123 	PCI_CAP_PUT ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_pcie_off, off, \
125 #define	PCIE_AER_GET(sz, bus_p, off) \  argument
126 	PCI_XCAP_GET ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_aer_off, off)
127 #define	PCIE_AER_PUT(sz, bus_p, off, val) \  argument
128 	PCI_XCAP_PUT ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_aer_off, off, \
130 #define	PCIX_CAP_GET(sz, bus_p, off) \  argument
131 	PCI_CAP_GET ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_pcix_off, off)
132 #define	PCIX_CAP_PUT(sz, bus_p, off, val) \  argument
133 	PCI_CAP_PUT ## sz(bus_p->bus_cfg_hdl, 0, bus_p->bus_pcix_off, off, \
605 #define	PCIE_DBG_CFG(dip, bus_p, name, sz, off, org) \  argument
607 	    ddi_get_instance(dip), bus_p->bus_bdf, name, off, org, \
608 	    PCIE_GET(sz, bus_p, off))
609 #define	PCIE_DBG_CAP(dip, bus_p, name, sz, off, org) \  argument
611 	    ddi_get_instance(dip), bus_p->bus_bdf, name, off, org, \
612 	    PCIE_CAP_GET(sz, bus_p, off))
613 #define	PCIE_DBG_AER(dip, bus_p, name, sz, off, org) \  argument
615 	    ddi_get_instance(dip), bus_p->bus_bdf, name, off, org, \
616 	    PCIE_AER_GET(sz, bus_p, off))
706 extern void pf_eh_enter(pcie_bus_t *bus_p);
707 extern void pf_eh_exit(pcie_bus_t *bus_p);