62 #define	PCIE_BUS2DIP(bus_p) bus_p->bus_dip  argument
63 #define	PCIE_BUS2PFD(bus_p) PCIE_DIP2PFD(PCIE_BUS2DIP(bus_p))  argument
64 #define	PCIE_BUS2DOM(bus_p) bus_p->bus_dom  argument
70 #define	PCIE_IS_PCIE(bus_p) (bus_p->bus_pcie_off)  argument
71 #define	PCIE_IS_PCIX(bus_p) (bus_p->bus_pcix_off)  argument
72 #define	PCIE_IS_PCI(bus_p) (!PCIE_IS_PCIE(bus_p))  argument
73 #define	PCIE_HAS_AER(bus_p) (bus_p->bus_aer_off)  argument
75 #define	PCIE_IS_ROOT(bus_p) (PCIE_IS_RC(bus_p) || PCIE_IS_RP(bus_p))  argument
89 #define	PCIE_IS_RC(bus_p) \  argument
91 #define	PCIE_IS_RP(bus_p) \  argument
94 #define	PCIE_IS_SWU(bus_p) \  argument
96 #define	PCIE_IS_SWD(bus_p) \  argument
98 #define	PCIE_IS_SW(bus_p) \  argument
100 #define	PCIE_IS_BDG(bus_p)  (bus_p->bus_hdr_type == PCI_HEADER_ONE)  argument
101 #define	PCIE_IS_PCI_BDG(bus_p) (PCIE_IS_PCI(bus_p) && PCIE_IS_BDG(bus_p))  argument
102 #define	PCIE_IS_PCIE_BDG(bus_p) \  argument
104 #define	PCIE_IS_PCI2PCIE(bus_p) \  argument
106 #define	PCIE_IS_PCIE_SEC(bus_p) \  argument
108 #define	PCIX_ECC_VERSION_CHECK(bus_p) \  argument
112 #define	PCIE_VENID(bus_p)	(bus_p->bus_dev_ven_id & 0xffff)  argument
113 #define	PCIE_DEVID(bus_p)	((bus_p->bus_dev_ven_id >> 16) & 0xffff)  argument
116 #define	PCIE_GET(sz, bus_p, off) \  argument
118 #define	PCIE_PUT(sz, bus_p, off, val) \  argument
120 #define	PCIE_CAP_GET(sz, bus_p, off) \  argument
122 #define	PCIE_CAP_PUT(sz, bus_p, off, val) \  argument
125 #define	PCIE_AER_GET(sz, bus_p, off) \  argument
127 #define	PCIE_AER_PUT(sz, bus_p, off, val) \  argument
130 #define	PCIX_CAP_GET(sz, bus_p, off) \  argument
132 #define	PCIX_CAP_PUT(sz, bus_p, off, val) \  argument
605 #define	PCIE_DBG_CFG(dip, bus_p, name, sz, off, org) \  argument
609 #define	PCIE_DBG_CAP(dip, bus_p, name, sz, off, org) \  argument
613 #define	PCIE_DBG_AER(dip, bus_p, name, sz, off, org) \  argument