66 	atge_t	*atgep = arg;  in atge_mii_read()  local
70 	mutex_enter(&atgep->atge_mii_lock);  in atge_mii_read()
72 	OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_READ |  in atge_mii_read()
77 		v = INL(atgep, ATGE_MDIO);  in atge_mii_read()
82 	mutex_exit(&atgep->atge_mii_lock);  in atge_mii_read()
85 		atge_error(atgep->atge_dip, "PHY (%d) read timeout : %d",  in atge_mii_read()
96 	if (atgep->atge_flags & ATGE_FLAG_FASTETHER) {  in atge_mii_read()
109 	atge_t	*atgep = arg;  in atge_mii_write()  local
113 	mutex_enter(&atgep->atge_mii_lock);  in atge_mii_write()
115 	OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_WRITE |  in atge_mii_write()
121 		v = INL(atgep, ATGE_MDIO);  in atge_mii_write()
126 	mutex_exit(&atgep->atge_mii_lock);  in atge_mii_write()
129 		atge_error(atgep->atge_dip, "PHY (%d) write timeout:reg %d,"  in atge_mii_write()
137 	atge_t *atgep = arg;  in atge_l1e_mii_reset()  local
140 	phyaddr = mii_get_addr(atgep->atge_mii);  in atge_l1e_mii_reset()
142 	OUTW(atgep, ATGE_GPHY_CTRL,  in atge_l1e_mii_reset()
147 	OUTW(atgep, ATGE_GPHY_CTRL,  in atge_l1e_mii_reset()
157 	if (atgep->atge_flags & ATGE_FLAG_FASTETHER)  in atge_l1e_mii_reset()
158 		atge_mii_write(atgep, phyaddr, MII_MSCONTROL, 0x0);  in atge_l1e_mii_reset()
161 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0B);  in atge_l1e_mii_reset()
162 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0xBC00);  in atge_l1e_mii_reset()
165 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x00);  in atge_l1e_mii_reset()
166 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x02EF);  in atge_l1e_mii_reset()
169 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x12);  in atge_l1e_mii_reset()
170 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x4C04);  in atge_l1e_mii_reset()
173 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x04);  in atge_l1e_mii_reset()
174 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x8BBB);  in atge_l1e_mii_reset()
177 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x05);  in atge_l1e_mii_reset()
178 	atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x2C46);  in atge_l1e_mii_reset()
185 	atge_t *atgep = arg;  in atge_l1_mii_reset()  local
190 	phyaddr = mii_get_addr(atgep->atge_mii);  in atge_l1_mii_reset()
192 	OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_RST);  in atge_l1_mii_reset()
195 	OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_CLR);  in atge_l1_mii_reset()
198 	atge_mii_write(atgep, phyaddr, MII_CONTROL, MII_CONTROL_RESET);  in atge_l1_mii_reset()
201 		atge_mii_write(atgep, phyaddr, ATPHY_CDTC,  in atge_l1_mii_reset()
207 			reg = atge_mii_read(atgep, phyaddr, ATPHY_CDTC);  in atge_l1_mii_reset()
215 		reg = atge_mii_read(atgep, phyaddr, ATPHY_CDTS);  in atge_l1_mii_reset()
223 	atge_mii_write(atgep, phyaddr, MII_CONTROL,  in atge_l1_mii_reset()
227 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0);  in atge_l1_mii_reset()
228 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x124E);  in atge_l1_mii_reset()
230 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 1);  in atge_l1_mii_reset()
231 		reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);  in atge_l1_mii_reset()
232 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg | 0x03);  in atge_l1_mii_reset()
236 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0);  in atge_l1_mii_reset()
237 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x024E);  in atge_l1_mii_reset()
244 	atge_t *atgep = arg;  in atge_l1c_mii_reset()  local
248 	phyaddr = mii_get_addr(atgep->atge_mii);  in atge_l1c_mii_reset()
251 	OUTW(atgep, ATGE_GPHY_CTRL,  in atge_l1c_mii_reset()
253 	(void) INW(atgep, ATGE_GPHY_CTRL);  in atge_l1c_mii_reset()
256 	OUTW(atgep, ATGE_GPHY_CTRL,  in atge_l1c_mii_reset()
259 	(void) INW(atgep, ATGE_GPHY_CTRL);  in atge_l1c_mii_reset()
267 	if (atgep->atge_flags & ATGE_FLAG_FASTETHER)  in atge_l1c_mii_reset()
268 		atge_mii_write(atgep, phyaddr, MII_MSCONTROL, 0x0);  in atge_l1c_mii_reset()
271 	switch (ATGE_DID(atgep)) {  in atge_l1c_mii_reset()
275 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x000A);  in atge_l1c_mii_reset()
276 		reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);  in atge_l1c_mii_reset()
277 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg & 0xDFFF);  in atge_l1c_mii_reset()
282 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x003B);  in atge_l1c_mii_reset()
283 		reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);  in atge_l1c_mii_reset()
284 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg & 0xFFF7);  in atge_l1c_mii_reset()
289 	switch (ATGE_DID(atgep)) {  in atge_l1c_mii_reset()
291 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0029);  in atge_l1c_mii_reset()
292 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x929D);  in atge_l1c_mii_reset()
298 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0029);  in atge_l1c_mii_reset()
299 		atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0xB6DD);  in atge_l1c_mii_reset()
307 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
309 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
315 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
317 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
325 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
327 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
334 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
336 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
342 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()
344 	atge_mii_write(atgep, phyaddr,  in atge_l1c_mii_reset()