Lines Matching refs:AR_MAC_REG_BASE
43 #define AR_MAC_REG_BASE 0x1c3000 macro
44 #define AR_MAC_REG_DMA_TRIGGER (AR_MAC_REG_BASE + 0xd30)
45 #define AR_MAC_REG_MAC_ADDR_L (AR_MAC_REG_BASE + 0x610)
46 #define AR_MAC_REG_MAC_ADDR_H (AR_MAC_REG_BASE + 0x614)
47 #define AR_MAC_REG_BSSID_L (AR_MAC_REG_BASE + 0x618)
48 #define AR_MAC_REG_BSSID_H (AR_MAC_REG_BASE + 0x61c)
49 #define AR_MAC_REG_GROUP_HASH_TBL_L (AR_MAC_REG_BASE + 0x624)
50 #define AR_MAC_REG_GROUP_HASH_TBL_H (AR_MAC_REG_BASE + 0x628)
51 #define AR_MAC_REG_RX_TIMEOUT (AR_MAC_REG_BASE + 0x62c)
52 #define AR_MAC_REG_BASIC_RATE (AR_MAC_REG_BASE + 0x630)
53 #define AR_MAC_REG_MANDATORY_RATE (AR_MAC_REG_BASE + 0x634)
54 #define AR_MAC_REG_RTS_CTS_RATE (AR_MAC_REG_BASE + 0x638)
55 #define AR_MAC_REG_BACKOFF_PROTECT (AR_MAC_REG_BASE + 0x63c)
56 #define AR_MAC_REG_RX_THRESHOLD (AR_MAC_REG_BASE + 0x640)
57 #define AR_MAC_REG_RX_PE_DELAY (AR_MAC_REG_BASE + 0x64c)
58 #define AR_MAC_REG_DYNAMIC_SIFS_ACK (AR_MAC_REG_BASE + 0x658)
59 #define AR_MAC_REG_SNIFFER (AR_MAC_REG_BASE + 0x674)
62 #define AR_MAC_REG_ENCRYPTION (AR_MAC_REG_BASE + 0x678)
63 #define AR_MAC_REG_MISC_680 (AR_MAC_REG_BASE + 0x680)
64 #define AR_MAC_REG_FRAMETYPE_FILTER (AR_MAC_REG_BASE + 0x68c)
65 #define AR_MAC_REG_ACK_EXTENSION (AR_MAC_REG_BASE + 0x690)
66 #define AR_MAC_REG_ACK_TPC (AR_MAC_REG_BASE + 0x694)
67 #define AR_MAC_REG_EIFS_AND_SIFS (AR_MAC_REG_BASE + 0x698)
68 #define AR_MAC_REG_BUSY (AR_MAC_REG_BASE + 0x6e8)
69 #define AR_MAC_REG_BUSY_EXT (AR_MAC_REG_BASE + 0x6ec)
70 #define AR_MAC_REG_SLOT_TIME (AR_MAC_REG_BASE + 0x6f0)
71 #define AR_MAC_REG_CAM_MODE (AR_MAC_REG_BASE + 0x700)
77 #define AR_MAC_REG_AC0_CW (AR_MAC_REG_BASE + 0xb00)
78 #define AR_MAC_REG_AC1_CW (AR_MAC_REG_BASE + 0xb04)
79 #define AR_MAC_REG_AC2_CW (AR_MAC_REG_BASE + 0xb08)
80 #define AR_MAC_REG_AC3_CW (AR_MAC_REG_BASE + 0xb0c)
81 #define AR_MAC_REG_AC4_CW (AR_MAC_REG_BASE + 0xb10)
82 #define AR_MAC_REG_AC1_AC0_AIFS (AR_MAC_REG_BASE + 0xb14)
83 #define AR_MAC_REG_AC3_AC2_AIFS (AR_MAC_REG_BASE + 0xb18)
84 #define AR_MAC_REG_RETRY_MAX (AR_MAC_REG_BASE + 0xb28)
85 #define AR_MAC_REG_TID_CFACK_CFEND_RATE (AR_MAC_REG_BASE + 0xb2c)
87 (AR_MAC_REG_BASE + 0xb30)
88 #define AR_MAC_REG_TXOP_DURATION (AR_MAC_REG_BASE + 0xb38)
89 #define AR_MAC_REG_AC1_AC0_TXOP (AR_MAC_REG_BASE + 0xb44)
90 #define AR_MAC_REG_AC3_AC2_TXOP (AR_MAC_REG_BASE + 0xb48)
91 #define AR_MAC_REG_AMPDU_FACTOR (AR_MAC_REG_BASE + 0xb9c)
92 #define AR_MAC_REG_FCS_SELECT (AR_MAC_REG_BASE + 0xbb0)
93 #define AR_MAC_REG_RX_CONTROL (AR_MAC_REG_BASE + 0xc40)
100 #define AR_MAC_REG_AMPDU_RX_THRESH (AR_MAC_REG_BASE + 0xc50)
101 #define AR_MAC_REG_OFDM_PHY_ERRORS (AR_MAC_REG_BASE + 0xcb4)
102 #define AR_MAC_REG_CCK_PHY_ERRORS (AR_MAC_REG_BASE + 0xcb8)
103 #define AR_MAC_REG_TXRX_MPI (AR_MAC_REG_BASE + 0xd7c)
104 #define AR_MAC_REG_BCN_HT1 (AR_MAC_REG_BASE + 0xda0)