41 #define ENETC_MDIO_RD4(regs, base, off) \  argument
42 	bus_read_4((regs), (base) + (off))
43 #define ENETC_MDIO_WR4(regs, base, off, value) \  argument
44 	bus_write_4((regs), (base) + (off), (value))
47 enetc_mdio_wait(struct resource *regs, int mdio_base)  in enetc_mdio_wait()  argument
55 		val = ENETC_MDIO_RD4(regs, mdio_base, ENETC_MDIO_CFG);  in enetc_mdio_wait()
64 enetc_mdio_read(struct resource *regs, int mdio_base, int phy, int reg)  in enetc_mdio_read()  argument
80 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_CFG, mdio_cfg);  in enetc_mdio_read()
82 	if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_read()
87 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_CTL, mdio_ctl);  in enetc_mdio_read()
91 		ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_ADDR, reg & 0xffff);  in enetc_mdio_read()
93 		if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_read()
98 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_CTL, mdio_ctl | MDIO_CTL_READ);  in enetc_mdio_read()
100 	if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_read()
104 	if (ENETC_MDIO_RD4(regs, mdio_base, ENETC_MDIO_CFG) & MDIO_CFG_RD_ER)  in enetc_mdio_read()
107 	return (MDIO_DATA(ENETC_MDIO_RD4(regs, mdio_base, ENETC_MDIO_DATA)));  in enetc_mdio_read()
111 enetc_mdio_write(struct resource *regs, int mdio_base, int phy, int reg,  in enetc_mdio_write()  argument
128 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_CFG, mdio_cfg);  in enetc_mdio_write()
130 	if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_write()
135 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_CTL, mdio_ctl);  in enetc_mdio_write()
139 		ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_ADDR, reg & 0xffff);  in enetc_mdio_write()
141 		if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_write()
146 	ENETC_MDIO_WR4(regs, mdio_base, ENETC_MDIO_DATA, MDIO_DATA(data));  in enetc_mdio_write()
148 	if (enetc_mdio_wait(regs, mdio_base) == ETIMEDOUT)  in enetc_mdio_write()