Lines Matching full:d4
408 vdup.32 d4,r3
423 @ d4 = h4*r0 + h3*r1 + h2*r2 + h1*r3 + h0*r4
437 vmlal.u32 q5,d5,d4[1]
438 vmlal.u32 q6,d7,d4[1]
548 vshl.u32 d4,d3,#2 @ *5
552 vadd.i32 d4,d4,d3
559 vst4.32 {d4[0],d5[0],d6[0],d7[0]},[r6]!
560 vst4.32 {d4[1],d5[1],d6[1],d7[1]},[r7]!
574 vshl.u32 d4,d14,#2
581 vadd.i32 d4,d4,d14
587 vst4.32 {d4[0],d5[0],d6[0],d7[0]},[r6]!
588 vst4.32 {d4[1],d5[1],d6[1],d7[1]},[r7]!
755 vld4.32 {d4[1],d5[1],d6[1],d7[1]},[r7]!
756 vld4.32 {d4[0],d5[0],d6[0],d7[0]},[r6]!
772 @ d4 = h4*r0 + h3*r1 + h2*r2 + h1*r3 + h0*r4
802 vmlal.u32 q5,d27,d4[1]
805 vmlal.u32 q6,d29,d4[1]
840 vmlal.u32 q5,d26,d4[0]
842 vmlal.u32 q6,d28,d4[0]
950 vld4.32 {d4[1],d5[1],d6[1],d7[1]},[r7]!
952 vld4.32 {d4[0],d5[0],d6[0],d7[0]},[r6]!
959 vmlal.u32 q5,d27,d4
962 vmlal.u32 q6,d29,d4
998 vld4.32 {d4[1],d5[1],d6[1],d7[1]},[r7]!
1000 vld4.32 {d4[0],d5[0],d6[0],d7[0]},[r6]!
1007 vmlal.u32 q5,d26,d4
1010 vmlal.u32 q6,d28,d4