Lines Matching refs:msg0
68 __m128i msg0, msg1, msg2, msg3; in intel_sha1_step() local
93 msg0 = _mm_loadu_si128((const __m128i*) data); in intel_sha1_step()
94 msg0 = _mm_shuffle_epi8(msg0, shuf_mask); in intel_sha1_step()
95 e0 = _mm_add_epi32(e0, msg0); in intel_sha1_step()
105 msg0 = _mm_sha1msg1_epu32(msg0, msg1); in intel_sha1_step()
114 msg0 = _mm_xor_si128(msg0, msg2); in intel_sha1_step()
121 msg0 = _mm_sha1msg2_epu32(msg0, msg3); in intel_sha1_step()
127 e0 = _mm_sha1nexte_epu32(e0, msg0); in intel_sha1_step()
129 msg1 = _mm_sha1msg2_epu32(msg1, msg0); in intel_sha1_step()
131 msg3 = _mm_sha1msg1_epu32(msg3, msg0); in intel_sha1_step()
132 msg2 = _mm_xor_si128(msg2, msg0); in intel_sha1_step()
139 msg0 = _mm_sha1msg1_epu32(msg0, msg1); in intel_sha1_step()
148 msg0 = _mm_xor_si128(msg0, msg2); in intel_sha1_step()
153 msg0 = _mm_sha1msg2_epu32(msg0, msg3); in intel_sha1_step()
159 e0 = _mm_sha1nexte_epu32(e0, msg0); in intel_sha1_step()
161 msg1 = _mm_sha1msg2_epu32(msg1, msg0); in intel_sha1_step()
163 msg3 = _mm_sha1msg1_epu32(msg3, msg0); in intel_sha1_step()
164 msg2 = _mm_xor_si128(msg2, msg0); in intel_sha1_step()
171 msg0 = _mm_sha1msg1_epu32(msg0, msg1); in intel_sha1_step()
180 msg0 = _mm_xor_si128(msg0, msg2); in intel_sha1_step()
185 msg0 = _mm_sha1msg2_epu32(msg0, msg3); in intel_sha1_step()
191 e0 = _mm_sha1nexte_epu32(e0, msg0); in intel_sha1_step()
193 msg1 = _mm_sha1msg2_epu32(msg1, msg0); in intel_sha1_step()
195 msg3 = _mm_sha1msg1_epu32(msg3, msg0); in intel_sha1_step()
196 msg2 = _mm_xor_si128(msg2, msg0); in intel_sha1_step()
203 msg0 = _mm_sha1msg1_epu32(msg0, msg1); in intel_sha1_step()
212 msg0 = _mm_xor_si128(msg0, msg2); in intel_sha1_step()
217 msg0 = _mm_sha1msg2_epu32(msg0, msg3); in intel_sha1_step()
223 e0 = _mm_sha1nexte_epu32(e0, msg0); in intel_sha1_step()
225 msg1 = _mm_sha1msg2_epu32(msg1, msg0); in intel_sha1_step()
227 msg3 = _mm_sha1msg1_epu32(msg3, msg0); in intel_sha1_step()
228 msg2 = _mm_xor_si128(msg2, msg0); in intel_sha1_step()