Lines Matching full:pciesys
792 pciesys: clock-controller@1a100800 { label
793 compatible = "mediatek,mt7622-pciesys";
814 clocks = <&pciesys CLK_PCIE_P0_MAC_EN>,
815 <&pciesys CLK_PCIE_P0_AHB_EN>,
816 <&pciesys CLK_PCIE_P0_AUX_EN>,
817 <&pciesys CLK_PCIE_P0_AXI_EN>,
818 <&pciesys CLK_PCIE_P0_OBFF_EN>,
819 <&pciesys CLK_PCIE_P0_PIPE_EN>;
851 clocks = <&pciesys CLK_PCIE_P1_MAC_EN>,
853 <&pciesys CLK_PCIE_P0_AHB_EN>,
854 <&pciesys CLK_PCIE_P1_AUX_EN>,
855 <&pciesys CLK_PCIE_P1_AXI_EN>,
856 <&pciesys CLK_PCIE_P1_OBFF_EN>,
857 <&pciesys CLK_PCIE_P1_PIPE_EN>;
885 clocks = <&pciesys CLK_SATA_AHB_EN>,
886 <&pciesys CLK_SATA_AXI_EN>,
887 <&pciesys CLK_SATA_ASIC_EN>,
888 <&pciesys CLK_SATA_RBC_EN>,
889 <&pciesys CLK_SATA_PM_EN>;
895 resets = <&pciesys MT7622_SATA_AXI_BUS_RST>,
896 <&pciesys MT7622_SATA_PHY_SW_RST>,
897 <&pciesys MT7622_SATA_PHY_REG_RST>;
899 mediatek,phy-mode = <&pciesys>;