Lines Matching +full:2 +full:- +full:bit
1 /* SPDX-License-Identifier: GPL-2.0 OR BSD-3-Clause */
12 #define MDIO_PG0_G2 2
18 #define BAC_OOBS_SEL BIT(4)
20 #define B_BAC_EQ_SEL BIT(5)
22 #define B_PCIE_BIT_PSAVE BIT(15)
24 #define BAC_RX_TEST_EN BIT(6)
27 #define B_PCIE_BIT_PINOUT_DIS BIT(3)
32 #define B_PCIE_BIT_RD_SEL BIT(2)
34 #define BAC_AUTOK_N_MASK GENMASK(3, 2)
48 #define B_AX_CLK_CALIB_EN BIT(12)
49 #define B_AX_CALIB_EN BIT(13)
54 #define B_AX_DBI_RFLAG BIT(17)
55 #define B_AX_DBI_WFLAG BIT(16)
57 #define B_AX_DBI_ADDR_MSK GENMASK(11, 2)
66 #define B_AX_CMAC_EXIT_L1_EN BIT(7)
67 #define B_AX_DMAC0_EXIT_L1_EN BIT(6)
68 #define B_AX_SEL_XFER_PENDING BIT(3)
69 #define B_AX_SEL_REQ_ENTR_L1 BIT(2)
70 #define B_AX_SEL_REQ_EXIT_L1 BIT(0)
73 #define B_AX_ASPM_CTRL_L1 BIT(17)
74 #define B_AX_ASPM_CTRL_L0 BIT(16)
76 #define B_AX_XFER_PENDING_FW BIT(11)
77 #define B_AX_XFER_PENDING BIT(10)
78 #define B_AX_REQ_EXIT_L1 BIT(9)
79 #define B_AX_REQ_ENTR_L1 BIT(8)
80 #define B_AX_L1SUB_DISABLE BIT(0)
83 #define B_AX_CLK_REQ_N BIT(1)
86 #define B_AX_BG_CLR_ASYNC_M3 BIT(4)
89 #define B_AX_CLK_REQ_SEL_OPT BIT(1)
90 #define B_AX_CLK_REQ_SEL BIT(0)
93 #define B_AX_PCIE_IO_RCY_P_M1 BIT(5)
94 #define B_AX_PCIE_IO_RCY_WDT_P_M1 BIT(4)
95 #define B_AX_PCIE_IO_RCY_WDT_MODE_M1 BIT(3)
96 #define B_AX_PCIE_IO_RCY_TRIG_M1 BIT(0)
102 #define B_AX_PCIE_IO_RCY_P_M2 BIT(5)
103 #define B_AX_PCIE_IO_RCY_WDT_P_M2 BIT(4)
104 #define B_AX_PCIE_IO_RCY_WDT_MODE_M2 BIT(3)
105 #define B_AX_PCIE_IO_RCY_TRIG_M2 BIT(0)
111 #define B_AX_PCIE_IO_RCY_P_E0 BIT(5)
112 #define B_AX_PCIE_IO_RCY_WDT_P_E0 BIT(4)
113 #define B_AX_PCIE_IO_RCY_WDT_MODE_E0 BIT(3)
114 #define B_AX_PCIE_IO_RCY_TRIG_E0 BIT(0)
120 #define B_AX_PCIE_IO_RCY_RP_S1 BIT(7)
121 #define B_AX_PCIE_IO_RCY_WP_S1 BIT(6)
122 #define B_AX_PCIE_IO_RCY_WDT_RP_S1 BIT(5)
123 #define B_AX_PCIE_IO_RCY_WDT_WP_S1 BIT(4)
124 #define B_AX_PCIE_IO_RCY_WDT_MODE_S1 BIT(3)
125 #define B_AX_PCIE_IO_RCY_RTRIG_S1 BIT(1)
126 #define B_AX_PCIE_IO_RCY_WTRIG_S1 BIT(0)
134 #define REG_FILTER_OUT_MASK GENMASK(6, 2)
135 #define RAC_MULT 2
141 #define B_AX_WDT_TIMEOUT_INT_EN BIT(22)
142 #define B_AX_HALT_C2H_INT_EN BIT(21)
146 #define B_AX_GPIO18_INT_EN BIT(2)
147 #define B_AX_GPIO17_INT_EN BIT(1)
148 #define B_AX_GPIO16_INT_EN BIT(0)
151 #define B_AX_GPIO18_INT BIT(2)
152 #define B_AX_GPIO17_INT BIT(1)
153 #define B_AX_GPIO16_INT BIT(0)
157 #define B_AX_MDIO_RFLAG BIT(9)
158 #define B_AX_MDIO_WFLAG BIT(8)
163 #define B_AX_HC00ISR_IND_INT_EN BIT(27)
164 #define B_AX_HD1ISR_IND_INT_EN BIT(26)
165 #define B_AX_HD0ISR_IND_INT_EN BIT(25)
166 #define B_AX_HS0ISR_IND_INT_EN BIT(24)
167 #define B_AX_HS0ISR_IND_INT_EN_WKARND BIT(23)
168 #define B_AX_RETRAIN_INT_EN BIT(21)
169 #define B_AX_RPQBD_FULL_INT_EN BIT(20)
170 #define B_AX_RDU_INT_EN BIT(19)
171 #define B_AX_RXDMA_STUCK_INT_EN BIT(18)
172 #define B_AX_TXDMA_STUCK_INT_EN BIT(17)
173 #define B_AX_PCIE_HOTRST_INT_EN BIT(16)
174 #define B_AX_PCIE_FLR_INT_EN BIT(15)
175 #define B_AX_PCIE_PERST_INT_EN BIT(14)
176 #define B_AX_TXDMA_CH12_INT_EN BIT(13)
177 #define B_AX_TXDMA_CH9_INT_EN BIT(12)
178 #define B_AX_TXDMA_CH8_INT_EN BIT(11)
179 #define B_AX_TXDMA_ACH7_INT_EN BIT(10)
180 #define B_AX_TXDMA_ACH6_INT_EN BIT(9)
181 #define B_AX_TXDMA_ACH5_INT_EN BIT(8)
182 #define B_AX_TXDMA_ACH4_INT_EN BIT(7)
183 #define B_AX_TXDMA_ACH3_INT_EN BIT(6)
184 #define B_AX_TXDMA_ACH2_INT_EN BIT(5)
185 #define B_AX_TXDMA_ACH1_INT_EN BIT(4)
186 #define B_AX_TXDMA_ACH0_INT_EN BIT(3)
187 #define B_AX_RPQDMA_INT_EN BIT(2)
188 #define B_AX_RXP1DMA_INT_EN BIT(1)
189 #define B_AX_RXDMA_INT_EN BIT(0)
193 #define B_AX_HC00ISR_IND_INT BIT(27)
194 #define B_AX_HD1ISR_IND_INT BIT(26)
195 #define B_AX_HD0ISR_IND_INT BIT(25)
196 #define B_AX_HS0ISR_IND_INT BIT(24)
197 #define B_AX_RETRAIN_INT BIT(21)
198 #define B_AX_RPQBD_FULL_INT BIT(20)
199 #define B_AX_RDU_INT BIT(19)
200 #define B_AX_RXDMA_STUCK_INT BIT(18)
201 #define B_AX_TXDMA_STUCK_INT BIT(17)
202 #define B_AX_PCIE_HOTRST_INT BIT(16)
203 #define B_AX_PCIE_FLR_INT BIT(15)
204 #define B_AX_PCIE_PERST_INT BIT(14)
205 #define B_AX_TXDMA_CH12_INT BIT(13)
206 #define B_AX_TXDMA_CH9_INT BIT(12)
207 #define B_AX_TXDMA_CH8_INT BIT(11)
208 #define B_AX_TXDMA_ACH7_INT BIT(10)
209 #define B_AX_TXDMA_ACH6_INT BIT(9)
210 #define B_AX_TXDMA_ACH5_INT BIT(8)
211 #define B_AX_TXDMA_ACH4_INT BIT(7)
212 #define B_AX_TXDMA_ACH3_INT BIT(6)
213 #define B_AX_TXDMA_ACH2_INT BIT(5)
214 #define B_AX_TXDMA_ACH1_INT BIT(4)
215 #define B_AX_TXDMA_ACH0_INT BIT(3)
216 #define B_AX_RPQDMA_INT BIT(2)
217 #define B_AX_RXP1DMA_INT BIT(1)
218 #define B_AX_RXDMA_INT BIT(0)
221 #define B_AX_TXBD_LEN0_ERR_IDCT_MSK BIT(3)
222 #define B_AX_TXBD_4KBOUND_ERR_IDCT_MSK BIT(2)
223 #define B_AX_RXMDA_STUCK_IDCT_MSK BIT(1)
224 #define B_AX_TXMDA_STUCK_IDCT_MSK BIT(0)
227 #define B_AX_TXBD_LEN0_ERR_IDCT BIT(3)
228 #define B_AX_TXBD_4KBOUND_ERR_IDCT BIT(2)
229 #define B_AX_RXMDA_STUCK_IDCT BIT(1)
230 #define B_AX_TXMDA_STUCK_IDCT BIT(0)
233 #define B_AX_TXDMA_CH11_INT_EN_V1 BIT(1)
234 #define B_AX_TXDMA_CH10_INT_EN_V1 BIT(0)
237 #define B_AX_HC10ISR_IND_INT_EN BIT(28)
238 #define B_AX_TXDMA_CH11_INT_EN BIT(12)
239 #define B_AX_TXDMA_CH10_INT_EN BIT(11)
242 #define B_AX_HC10ISR_IND_INT BIT(28)
243 #define B_AX_TXDMA_CH11_INT BIT(12)
244 #define B_AX_TXDMA_CH10_INT BIT(11)
247 #define B_AX_HCI_AXIDMA_INT_EN BIT(29)
248 #define B_AX_HC00ISR_IND_INT_EN_V1 BIT(28)
249 #define B_AX_HD1ISR_IND_INT_EN_V1 BIT(27)
250 #define B_AX_HD0ISR_IND_INT_EN_V1 BIT(26)
251 #define B_AX_HS1ISR_IND_INT_EN BIT(25)
252 #define B_AX_PCIE_DBG_STE_INT_EN BIT(13)
255 #define B_AX_HCI_AXIDMA_INT BIT(29)
256 #define B_AX_HC00ISR_IND_INT_V1 BIT(28)
257 #define B_AX_HD1ISR_IND_INT_V1 BIT(27)
258 #define B_AX_HD0ISR_IND_INT_V1 BIT(26)
259 #define B_AX_HS1ISR_IND_INT BIT(25)
260 #define B_AX_PCIE_DBG_STE_INT BIT(13)
263 #define B_BE_PCIE_FRZ_MAC_HW_RST BIT(31)
264 #define B_BE_PCIE_FRZ_CFG_SPC_RST BIT(30)
265 #define B_BE_PCIE_FRZ_ELBI_RST BIT(29)
266 #define B_BE_PCIE_MAC_IS_ACTIVE BIT(28)
267 #define B_BE_PCIE_FRZ_RTK_HW_RST BIT(27)
268 #define B_BE_PCIE_FRZ_REG_RST BIT(26)
269 #define B_BE_PCIE_FRZ_ANA_RST BIT(25)
270 #define B_BE_PCIE_FRZ_WLAN_RST BIT(24)
271 #define B_BE_PCIE_FRZ_FLR_RST BIT(23)
272 #define B_BE_PCIE_FRZ_RET_NON_STKY_RST BIT(22)
273 #define B_BE_PCIE_FRZ_RET_STKY_RST BIT(21)
274 #define B_BE_PCIE_FRZ_NON_STKY_RST BIT(20)
275 #define B_BE_PCIE_FRZ_STKY_RST BIT(19)
276 #define B_BE_PCIE_FRZ_RET_CORE_RST BIT(18)
277 #define B_BE_PCIE_FRZ_PWR_RST BIT(17)
278 #define B_BE_PCIE_FRZ_PERST_RST BIT(16)
279 #define B_BE_PCIE_FRZ_PHY_ALOAD BIT(15)
280 #define B_BE_PCIE_FRZ_PHY_HW_RST BIT(14)
281 #define B_BE_PCIE_DBG_CLK BIT(4)
282 #define B_BE_PCIE_EN_CLK BIT(3)
283 #define B_BE_PCIE_DBI_ACLK_ACT BIT(2)
284 #define B_BE_PCIE_S1_ACLK_ACT BIT(1)
285 #define B_BE_PCIE_EN_AUX_CLK BIT(0)
288 #define B_BE_RSM_L0S_EN BIT(8)
289 #define B_BE_CMAC_EXIT_L1_EN BIT(7)
290 #define B_BE_DMAC0_EXIT_L1_EN BIT(6)
291 #define B_BE_FORCE_L0 BIT(5)
292 #define B_BE_DBI_RO_WR_DISABLE BIT(4)
293 #define B_BE_SEL_XFER_PENDING BIT(3)
294 #define B_BE_SEL_REQ_ENTR_L1 BIT(2)
295 #define B_BE_PCIE_EN_SWENT_L23 BIT(1)
296 #define B_BE_SEL_REQ_EXIT_L1 BIT(0)
299 #define B_BE_L1SS_TIMEOUT_CTRL BIT(18)
300 #define B_BE_ASPM_CTRL_L1 BIT(17)
301 #define B_BE_ASPM_CTRL_L0 BIT(16)
302 #define B_BE_XFER_PENDING_FW BIT(11)
303 #define B_BE_XFER_PENDING BIT(10)
304 #define B_BE_REQ_EXIT_L1 BIT(9)
305 #define B_BE_REQ_ENTR_L1 BIT(8)
306 #define B_BE_L1SUB_ENABLE BIT(0)
309 #define B_BE_RAS_SD_HOLD_LTSSM BIT(12)
310 #define B_BE_CLK_REQ_N BIT(1)
311 #define B_BE_CLK_PM_EN BIT(0)
315 #define B_BE_SYS_SUS_L12_EN BIT(17)
316 #define B_BE_MDIO_S_EN BIT(16)
317 #define B_BE_SYM_AUX_CLK_SEL BIT(15)
321 #define B_BE_RTK_PM_SEL_OPT BIT(1)
322 #define B_BE_CLK_REQ_SEL BIT(0)
325 #define B_BE_PCIE_HB1_IND_INTA_IMR BIT(31)
326 #define B_BE_PCIE_HB0_IND_INTA_IMR BIT(30)
327 #define B_BE_HCI_AXIDMA_INTA_IMR BIT(29)
328 #define B_BE_HC0_IND_INTA_IMR BIT(28)
329 #define B_BE_HD1_IND_INTA_IMR BIT(27)
330 #define B_BE_HD0_IND_INTA_IMR BIT(26)
331 #define B_BE_HS1_IND_INTA_IMR BIT(25)
332 #define B_BE_HS0_IND_INTA_IMR BIT(24)
333 #define B_BE_PCIE_HOTRST_INT_EN BIT(16)
334 #define B_BE_PCIE_FLR_INT_EN BIT(15)
335 #define B_BE_PCIE_PERST_INT_EN BIT(14)
336 #define B_BE_PCIE_DBG_STE_INT_EN BIT(13)
337 #define B_BE_HB1_IND_INT_EN0 BIT(9)
338 #define B_BE_HB0_IND_INT_EN0 BIT(8)
339 #define B_BE_HC1_IND_INT_EN0 BIT(7)
340 #define B_BE_HCI_AXIDMA_INT_EN0 BIT(5)
341 #define B_BE_HC0_IND_INT_EN0 BIT(4)
342 #define B_BE_HD1_IND_INT_EN0 BIT(3)
343 #define B_BE_HD0_IND_INT_EN0 BIT(2)
344 #define B_BE_HS1_IND_INT_EN0 BIT(1)
345 #define B_BE_HS0_IND_INT_EN0 BIT(0)
348 #define B_BE_PCIE_HOTRST_INT BIT(16)
349 #define B_BE_PCIE_FLR_INT BIT(15)
350 #define B_BE_PCIE_PERST_INT BIT(14)
351 #define B_BE_PCIE_DBG_STE_INT BIT(13)
352 #define B_BE_HB1IMR_IND BIT(9)
353 #define B_BE_HB0IMR_IND BIT(8)
354 #define B_BE_HC1ISR_IND_INT BIT(7)
355 #define B_BE_HCI_AXIDMA_INT BIT(5)
356 #define B_BE_HC0ISR_IND_INT BIT(4)
357 #define B_BE_HD1ISR_IND_INT BIT(3)
358 #define B_BE_HD0ISR_IND_INT BIT(2)
359 #define B_BE_HS1ISR_IND_INT BIT(1)
360 #define B_BE_HS0ISR_IND_INT BIT(0)
363 #define B_BE_PCIE_RX_RX1P1_IMR0_V1 BIT(23)
364 #define B_BE_PCIE_RX_RX0P1_IMR0_V1 BIT(22)
365 #define B_BE_PCIE_RX_ROQ1_IMR0_V1 BIT(21)
366 #define B_BE_PCIE_RX_RPQ1_IMR0_V1 BIT(20)
367 #define B_BE_PCIE_RX_RX1P2_IMR0_V1 BIT(19)
368 #define B_BE_PCIE_RX_ROQ0_IMR0_V1 BIT(18)
369 #define B_BE_PCIE_RX_RPQ0_IMR0_V1 BIT(17)
370 #define B_BE_PCIE_RX_RX0P2_IMR0_V1 BIT(16)
371 #define B_BE_PCIE_TX_CH14_IMR0 BIT(14)
372 #define B_BE_PCIE_TX_CH13_IMR0 BIT(13)
373 #define B_BE_PCIE_TX_CH12_IMR0 BIT(12)
374 #define B_BE_PCIE_TX_CH11_IMR0 BIT(11)
375 #define B_BE_PCIE_TX_CH10_IMR0 BIT(10)
376 #define B_BE_PCIE_TX_CH9_IMR0 BIT(9)
377 #define B_BE_PCIE_TX_CH8_IMR0 BIT(8)
378 #define B_BE_PCIE_TX_CH7_IMR0 BIT(7)
379 #define B_BE_PCIE_TX_CH6_IMR0 BIT(6)
380 #define B_BE_PCIE_TX_CH5_IMR0 BIT(5)
381 #define B_BE_PCIE_TX_CH4_IMR0 BIT(4)
382 #define B_BE_PCIE_TX_CH3_IMR0 BIT(3)
383 #define B_BE_PCIE_TX_CH2_IMR0 BIT(2)
384 #define B_BE_PCIE_TX_CH1_IMR0 BIT(1)
385 #define B_BE_PCIE_TX_CH0_IMR0 BIT(0)
388 #define B_BE_PCIE_RX_RX1P1_ISR_V1 BIT(23)
389 #define B_BE_PCIE_RX_RX0P1_ISR_V1 BIT(22)
390 #define B_BE_PCIE_RX_ROQ1_ISR_V1 BIT(21)
391 #define B_BE_PCIE_RX_RPQ1_ISR_V1 BIT(20)
392 #define B_BE_PCIE_RX_RX1P2_ISR_V1 BIT(19)
393 #define B_BE_PCIE_RX_ROQ0_ISR_V1 BIT(18)
394 #define B_BE_PCIE_RX_RPQ0_ISR_V1 BIT(17)
395 #define B_BE_PCIE_RX_RX0P2_ISR_V1 BIT(16)
396 #define B_BE_PCIE_TX_CH14_ISR BIT(14)
397 #define B_BE_PCIE_TX_CH13_ISR BIT(13)
398 #define B_BE_PCIE_TX_CH12_ISR BIT(12)
399 #define B_BE_PCIE_TX_CH11_ISR BIT(11)
400 #define B_BE_PCIE_TX_CH10_ISR BIT(10)
401 #define B_BE_PCIE_TX_CH9_ISR BIT(9)
402 #define B_BE_PCIE_TX_CH8_ISR BIT(8)
403 #define B_BE_PCIE_TX_CH7_ISR BIT(7)
404 #define B_BE_PCIE_TX_CH6_ISR BIT(6)
405 #define B_BE_PCIE_TX_CH5_ISR BIT(5)
406 #define B_BE_PCIE_TX_CH4_ISR BIT(4)
407 #define B_BE_PCIE_TX_CH3_ISR BIT(3)
408 #define B_BE_PCIE_TX_CH2_ISR BIT(2)
409 #define B_BE_PCIE_TX_CH1_ISR BIT(1)
410 #define B_BE_PCIE_TX_CH0_ISR BIT(0)
413 #define B_BE_RDU_CH5_INT_IMR_V1 BIT(30)
414 #define B_BE_RDU_CH4_INT_IMR_V1 BIT(29)
415 #define B_BE_RDU_CH3_INT_IMR_V1 BIT(28)
416 #define B_BE_RDU_CH2_INT_IMR_V1 BIT(27)
417 #define B_BE_RDU_CH1_INT_IMR_V1 BIT(26)
418 #define B_BE_RDU_CH0_INT_IMR_V1 BIT(25)
419 #define B_BE_RXDMA_STUCK_INT_EN_V1 BIT(24)
420 #define B_BE_TXDMA_STUCK_INT_EN_V1 BIT(23)
421 #define B_BE_TXDMA_CH14_INT_EN_V1 BIT(22)
422 #define B_BE_TXDMA_CH13_INT_EN_V1 BIT(21)
423 #define B_BE_TXDMA_CH12_INT_EN_V1 BIT(20)
424 #define B_BE_TXDMA_CH11_INT_EN_V1 BIT(19)
425 #define B_BE_TXDMA_CH10_INT_EN_V1 BIT(18)
426 #define B_BE_TXDMA_CH9_INT_EN_V1 BIT(17)
427 #define B_BE_TXDMA_CH8_INT_EN_V1 BIT(16)
428 #define B_BE_TXDMA_CH7_INT_EN_V1 BIT(15)
429 #define B_BE_TXDMA_CH6_INT_EN_V1 BIT(14)
430 #define B_BE_TXDMA_CH5_INT_EN_V1 BIT(13)
431 #define B_BE_TXDMA_CH4_INT_EN_V1 BIT(12)
432 #define B_BE_TXDMA_CH3_INT_EN_V1 BIT(11)
433 #define B_BE_TXDMA_CH2_INT_EN_V1 BIT(10)
434 #define B_BE_TXDMA_CH1_INT_EN_V1 BIT(9)
435 #define B_BE_TXDMA_CH0_INT_EN_V1 BIT(8)
436 #define B_BE_RX1P1DMA_INT_EN_V1 BIT(7)
437 #define B_BE_RX0P1DMA_INT_EN_V1 BIT(6)
438 #define B_BE_RO1DMA_INT_EN BIT(5)
439 #define B_BE_RP1DMA_INT_EN BIT(4)
440 #define B_BE_RX1DMA_INT_EN BIT(3)
441 #define B_BE_RO0DMA_INT_EN BIT(2)
442 #define B_BE_RP0DMA_INT_EN BIT(1)
443 #define B_BE_RX0DMA_INT_EN BIT(0)
446 #define B_BE_RDU_CH6_INT BIT(28)
447 #define B_BE_RDU_CH5_INT BIT(27)
448 #define B_BE_RDU_CH4_INT BIT(26)
449 #define B_BE_RDU_CH2_INT BIT(25)
450 #define B_BE_RDU_CH1_INT BIT(24)
451 #define B_BE_RDU_CH0_INT BIT(23)
452 #define B_BE_RXDMA_STUCK_INT BIT(22)
453 #define B_BE_TXDMA_STUCK_INT BIT(21)
454 #define B_BE_TXDMA_CH14_INT BIT(20)
455 #define B_BE_TXDMA_CH13_INT BIT(19)
456 #define B_BE_TXDMA_CH12_INT BIT(18)
457 #define B_BE_TXDMA_CH11_INT BIT(17)
458 #define B_BE_TXDMA_CH10_INT BIT(16)
459 #define B_BE_TXDMA_CH9_INT BIT(15)
460 #define B_BE_TXDMA_CH8_INT BIT(14)
461 #define B_BE_TXDMA_CH7_INT BIT(13)
462 #define B_BE_TXDMA_CH6_INT BIT(12)
463 #define B_BE_TXDMA_CH5_INT BIT(11)
464 #define B_BE_TXDMA_CH4_INT BIT(10)
465 #define B_BE_TXDMA_CH3_INT BIT(9)
466 #define B_BE_TXDMA_CH2_INT BIT(8)
467 #define B_BE_TXDMA_CH1_INT BIT(7)
468 #define B_BE_TXDMA_CH0_INT BIT(6)
469 #define B_BE_RPQ1DMA_INT BIT(5)
470 #define B_BE_RX1P1DMA_INT BIT(4)
471 #define B_BE_RX1DMA_INT BIT(3)
472 #define B_BE_RPQ0DMA_INT BIT(2)
473 #define B_BE_RX0P1DMA_INT BIT(1)
474 #define B_BE_RX0DMA_INT BIT(0)
621 #define B_AX_PCIE_RXRST_KEEP_REG BIT(23)
622 #define B_AX_PCIE_TXRST_KEEP_REG BIT(22)
623 #define B_AX_PCIE_PERST_KEEP_REG BIT(21)
624 #define B_AX_PCIE_FLR_KEEP_REG BIT(20)
625 #define B_AX_PCIE_TRAIN_KEEP_REG BIT(19)
626 #define B_AX_RXBD_MODE BIT(18)
628 #define B_AX_RXHCI_EN BIT(13)
629 #define B_AX_LATENCY_CONTROL BIT(12)
630 #define B_AX_TXHCI_EN BIT(11)
632 #define B_AX_TX_TRUNC_MODE BIT(5)
633 #define B_AX_RX_TRUNC_MODE BIT(4)
634 #define B_AX_RST_BDRAM BIT(3)
635 #define B_AX_DIS_RXDMA_PRE BIT(2)
641 #define B_AX_STOP_PCIEIO BIT(20)
642 #define B_AX_STOP_WPDMA BIT(19)
643 #define B_AX_STOP_CH12 BIT(18)
644 #define B_AX_STOP_CH9 BIT(17)
645 #define B_AX_STOP_CH8 BIT(16)
646 #define B_AX_STOP_ACH7 BIT(15)
647 #define B_AX_STOP_ACH6 BIT(14)
648 #define B_AX_STOP_ACH5 BIT(13)
649 #define B_AX_STOP_ACH4 BIT(12)
650 #define B_AX_STOP_ACH3 BIT(11)
651 #define B_AX_STOP_ACH2 BIT(10)
652 #define B_AX_STOP_ACH1 BIT(9)
653 #define B_AX_STOP_ACH0 BIT(8)
654 #define B_AX_STOP_RPQ BIT(1)
655 #define B_AX_STOP_RXQ BIT(0)
669 #define B_AX_STOP_CH11 BIT(1)
670 #define B_AX_STOP_CH10 BIT(0)
674 #define B_AX_CLR_CH12_IDX BIT(10)
675 #define B_AX_CLR_CH9_IDX BIT(9)
676 #define B_AX_CLR_CH8_IDX BIT(8)
677 #define B_AX_CLR_ACH7_IDX BIT(7)
678 #define B_AX_CLR_ACH6_IDX BIT(6)
679 #define B_AX_CLR_ACH5_IDX BIT(5)
680 #define B_AX_CLR_ACH4_IDX BIT(4)
681 #define B_AX_CLR_ACH3_IDX BIT(3)
682 #define B_AX_CLR_ACH2_IDX BIT(2)
683 #define B_AX_CLR_ACH1_IDX BIT(1)
684 #define B_AX_CLR_ACH0_IDX BIT(0)
688 #define B_AX_CLR_RPQ_IDX BIT(1)
689 #define B_AX_CLR_RXQ_IDX BIT(0)
693 #define B_AX_CLR_CH11_IDX BIT(1)
694 #define B_AX_CLR_CH10_IDX BIT(0)
698 #define B_AX_PCIEIO_RX_BUSY BIT(22)
699 #define B_AX_PCIEIO_TX_BUSY BIT(21)
700 #define B_AX_PCIEIO_BUSY BIT(20)
701 #define B_AX_WPDMA_BUSY BIT(19)
702 #define B_AX_CH12_BUSY BIT(18)
703 #define B_AX_CH9_BUSY BIT(17)
704 #define B_AX_CH8_BUSY BIT(16)
705 #define B_AX_ACH7_BUSY BIT(15)
706 #define B_AX_ACH6_BUSY BIT(14)
707 #define B_AX_ACH5_BUSY BIT(13)
708 #define B_AX_ACH4_BUSY BIT(12)
709 #define B_AX_ACH3_BUSY BIT(11)
710 #define B_AX_ACH2_BUSY BIT(10)
711 #define B_AX_ACH1_BUSY BIT(9)
712 #define B_AX_ACH0_BUSY BIT(8)
713 #define B_AX_RPQ_BUSY BIT(1)
714 #define B_AX_RXQ_BUSY BIT(0)
724 #define B_AX_CH11_BUSY BIT(1)
725 #define B_AX_CH10_BUSY BIT(0)
733 #define B_BE_STOP_WPDMA BIT(31)
734 #define B_BE_STOP_CH14 BIT(14)
735 #define B_BE_STOP_CH13 BIT(13)
736 #define B_BE_STOP_CH12 BIT(12)
737 #define B_BE_STOP_CH11 BIT(11)
738 #define B_BE_STOP_CH10 BIT(10)
739 #define B_BE_STOP_CH9 BIT(9)
740 #define B_BE_STOP_CH8 BIT(8)
741 #define B_BE_STOP_CH7 BIT(7)
742 #define B_BE_STOP_CH6 BIT(6)
743 #define B_BE_STOP_CH5 BIT(5)
744 #define B_BE_STOP_CH4 BIT(4)
745 #define B_BE_STOP_CH3 BIT(3)
746 #define B_BE_STOP_CH2 BIT(2)
747 #define B_BE_STOP_CH1 BIT(1)
748 #define B_BE_STOP_CH0 BIT(0)
843 #define B_AX_L1OFF_PWR_OFF_EN BIT(5)
846 #define B_AX_RXMIT_RXP2_SEL BIT(19)
847 #define B_AX_RXMIT_RXP1_SEL BIT(18)
851 #define AX_RXTIMER_UNIT_256US 2
859 #define B_AX_RXMIT_RXP2_SEL_V1 BIT(19)
860 #define B_AX_RXMIT_RXP1_SEL_V1 BIT(18)
866 #define B_AX_PCIE_RPQ_FULL BIT(29)
867 #define B_AX_PCIE_RXQ_FULL BIT(28)
869 #define B_AX_RX_STUCK BIT(22)
870 #define B_AX_TX_STUCK BIT(21)
871 #define B_AX_PCIEDBG_TXERR0 BIT(16)
872 #define B_AX_PCIE_RXP1_ERR0 BIT(4)
873 #define B_AX_PCIE_TXBD_LEN0 BIT(1)
874 #define B_AX_PCIE_TXBD_4KBOUD_LENERR BIT(0)
877 #define B_AX_CLR_CH11_IDX BIT(1)
878 #define B_AX_CLR_CH10_IDX BIT(0)
882 #define B_AX_LBC_FLAG BIT(1)
883 #define B_AX_LBC_EN BIT(0)
886 #define B_AX_CLR_RPQ_IDX BIT(1)
887 #define B_AX_CLR_RXQ_IDX BIT(0)
890 #define B_AX_MAX_TAG_NUM_V1_MASK GENMASK(2, 0)
893 #define B_AX_EN_CHKDSC_NO_RX_STUCK BIT(20)
895 #define B_AX_SIC_EN_FORCE_CLKREQ BIT(4)
898 #define B_AX_RXDMA_PREF_ADV_EN BIT(0)
909 #define B_BE_PCIE_DIS_L1_2_CTRL_HCILDO BIT(0)
919 #define BE_MIT0_TMR_UNIT_4MS 2
930 #define B_BE_PCIE_MIT_RX1P1_EN BIT(23)
931 #define B_BE_PCIE_MIT_RX0P1_EN BIT(22)
932 #define B_BE_PCIE_MIT_ROQ1_EN BIT(21)
933 #define B_BE_PCIE_MIT_RPQ1_EN BIT(20)
934 #define B_BE_PCIE_MIT_RX1P2_EN BIT(19)
935 #define B_BE_PCIE_MIT_ROQ0_EN BIT(18)
936 #define B_BE_PCIE_MIT_RPQ0_EN BIT(17)
937 #define B_BE_PCIE_MIT_RX0P2_EN BIT(16)
938 #define B_BE_PCIE_MIT_TXCH14_EN BIT(14)
939 #define B_BE_PCIE_MIT_TXCH13_EN BIT(13)
940 #define B_BE_PCIE_MIT_TXCH12_EN BIT(12)
941 #define B_BE_PCIE_MIT_TXCH11_EN BIT(11)
942 #define B_BE_PCIE_MIT_TXCH10_EN BIT(10)
943 #define B_BE_PCIE_MIT_TXCH9_EN BIT(9)
944 #define B_BE_PCIE_MIT_TXCH8_EN BIT(8)
945 #define B_BE_PCIE_MIT_TXCH7_EN BIT(7)
946 #define B_BE_PCIE_MIT_TXCH6_EN BIT(6)
947 #define B_BE_PCIE_MIT_TXCH5_EN BIT(5)
948 #define B_BE_PCIE_MIT_TXCH4_EN BIT(4)
949 #define B_BE_PCIE_MIT_TXCH3_EN BIT(3)
950 #define B_BE_PCIE_MIT_TXCH2_EN BIT(2)
951 #define B_BE_PCIE_MIT_TXCH1_EN BIT(1)
952 #define B_BE_PCIE_MIT_TXCH0_EN BIT(0)
955 #define B_BE_PL1_SER_PL1_EN BIT(31)
956 #define B_BE_PL1_IGNORE_HOT_RST BIT(30)
958 #define B_BE_PL1_TIMER_CLEAR BIT(0)
961 #define B_BE_SER_PCLKREQ_ACK_MASK BIT(5)
962 #define B_BE_SER_PM_CLK_MASK BIT(4)
963 #define B_BE_SER_LTSSM_IMR BIT(3)
964 #define B_BE_SER_PM_MASTER_IMR BIT(2)
965 #define B_BE_SER_L1SUB_IMR BIT(1)
966 #define B_BE_SER_PMU_IMR BIT(0)
975 #define B_BE_CLR_CH14_IDX BIT(14)
976 #define B_BE_CLR_CH13_IDX BIT(13)
977 #define B_BE_CLR_CH12_IDX BIT(12)
978 #define B_BE_CLR_CH11_IDX BIT(11)
979 #define B_BE_CLR_CH10_IDX BIT(10)
980 #define B_BE_CLR_CH9_IDX BIT(9)
981 #define B_BE_CLR_CH8_IDX BIT(8)
982 #define B_BE_CLR_CH7_IDX BIT(7)
983 #define B_BE_CLR_CH6_IDX BIT(6)
984 #define B_BE_CLR_CH5_IDX BIT(5)
985 #define B_BE_CLR_CH4_IDX BIT(4)
986 #define B_BE_CLR_CH3_IDX BIT(3)
987 #define B_BE_CLR_CH2_IDX BIT(2)
988 #define B_BE_CLR_CH1_IDX BIT(1)
989 #define B_BE_CLR_CH0_IDX BIT(0)
992 #define B_BE_CLR_ROQ1_IDX_V1 BIT(5)
993 #define B_BE_CLR_RPQ1_IDX_V1 BIT(4)
994 #define B_BE_CLR_RXQ1_IDX_V1 BIT(3)
995 #define B_BE_CLR_ROQ0_IDX BIT(2)
996 #define B_BE_CLR_RPQ0_IDX BIT(1)
997 #define B_BE_CLR_RXQ0_IDX BIT(0)
1000 #define B_BE_HAXI_MST_BUSY BIT(31)
1001 #define B_BE_HAXI_RX_IDLE BIT(25)
1002 #define B_BE_HAXI_TX_IDLE BIT(24)
1003 #define B_BE_ROQ1_BUSY_V1 BIT(21)
1004 #define B_BE_RPQ1_BUSY_V1 BIT(20)
1005 #define B_BE_RXQ1_BUSY_V1 BIT(19)
1006 #define B_BE_ROQ0_BUSY_V1 BIT(18)
1007 #define B_BE_RPQ0_BUSY_V1 BIT(17)
1008 #define B_BE_RXQ0_BUSY_V1 BIT(16)
1009 #define B_BE_WPDMA_BUSY BIT(15)
1010 #define B_BE_CH14_BUSY BIT(14)
1011 #define B_BE_CH13_BUSY BIT(13)
1012 #define B_BE_CH12_BUSY BIT(12)
1013 #define B_BE_CH11_BUSY BIT(11)
1014 #define B_BE_CH10_BUSY BIT(10)
1015 #define B_BE_CH9_BUSY BIT(9)
1016 #define B_BE_CH8_BUSY BIT(8)
1017 #define B_BE_CH7_BUSY BIT(7)
1018 #define B_BE_CH6_BUSY BIT(6)
1019 #define B_BE_CH5_BUSY BIT(5)
1020 #define B_BE_CH4_BUSY BIT(4)
1021 #define B_BE_CH3_BUSY BIT(3)
1022 #define B_BE_CH2_BUSY BIT(2)
1023 #define B_BE_CH1_BUSY BIT(1)
1024 #define B_BE_CH0_BUSY BIT(0)
1032 #define B_BE_R_NO_SEC_ACCESS BIT(31)
1033 #define B_BE_FORCE_EN_DMA_RX_GCLK BIT(5)
1034 #define B_BE_FORCE_EN_DMA_TX_GCLK BIT(4)
1058 #define RTW89_PCIE_BIT_ASPM_L11 BIT(3)
1059 #define RTW89_PCIE_BIT_ASPM_L12 BIT(2)
1060 #define RTW89_PCIE_BIT_PCI_L11 BIT(1)
1061 #define RTW89_PCIE_BIT_PCI_L12 BIT(0)
1064 #define RTW89_L0DLY_MASK GENMASK(2, 0)
1066 #define RTW89_PCIE_BIT_L1SUB BIT(5)
1068 #define RTW89_PCIE_BIT_EN_64BITS BIT(5)
1069 #define RTW89_PCIE_BIT_CLK BIT(4)
1070 #define RTW89_PCIE_BIT_L1 BIT(3)
1073 #define RTW89_PCIE_POLLING_BIT BIT(17)
1075 #define RTW89_PCIE_BIT_CFG_RST_MSTATE BIT(0)
1089 PCIE_L0SDLY_3US = 2,
1142 MAC_AX_TX_BURST_64B = 2,
1147 MAC_AX_TX_BURST_V1_256B = 2,
1157 MAC_AX_RX_BURST_64B = 2,
1348 #define RTW89_PCI_TXBD_OPT_LS BIT(14)
1353 #define RTW89_PCI_TXWP_VALID BIT(15)
1362 #define RTW89_PCI_ADDR_MSDU_LS BIT(15)
1363 #define RTW89_PCI_ADDR_LS BIT(14)
1379 #define B_PCIADDR_LS_V1_MASK BIT(15)
1380 #define TXADDR_INFO_LENTHG_V1_MAX ALIGN_DOWN(BIT(11) - 1, 4)
1385 #define RTW89_PCI_RPP_POLLUTED BIT(31)
1406 #define RTW89_PCI_RXBD_FS BIT(15)
1407 #define RTW89_PCI_RXBD_LS BIT(14)
1478 u32 isrs[2];
1500 u32 intrs[2];
1509 sizeof(info->status.status_driver_data));
1511 return (struct rtw89_pci_rx_info *)skb->cb;
1517 struct rtw89_pci_dma_ring *bd_ring = &rx_ring->bd_ring;
1518 u8 *head = bd_ring->head;
1519 u32 desc_size = bd_ring->desc_size;
1528 struct rtw89_pci_dma_ring *bd_ring = &rx_ring->bd_ring;
1530 bd_ring->wp += cnt;
1532 if (bd_ring->wp >= bd_ring->len)
1533 bd_ring->wp -= bd_ring->len;
1540 return (struct rtw89_pci_tx_data *)data->hci_priv;
1546 struct rtw89_pci_dma_ring *bd_ring = &tx_ring->bd_ring;
1549 head = bd_ring->head;
1550 tx_bd = head + bd_ring->wp;
1558 struct rtw89_pci_tx_wd_ring *wd_ring = &tx_ring->wd_ring;
1561 txwd = list_first_entry_or_null(&wd_ring->free_pages,
1566 list_del_init(&txwd->list);
1567 txwd->len = 0;
1568 wd_ring->curr_num--;
1577 struct rtw89_pci_tx_wd_ring *wd_ring = &tx_ring->wd_ring;
1579 memset(txwd->vaddr, 0, wd_ring->page_size);
1580 list_add_tail(&txwd->list, &wd_ring->free_pages);
1581 wd_ring->curr_num++;
1638 const struct rtw89_pci_info *info = rtwdev->pci_info;
1640 return info->fill_txaddr_info(rtwdev, txaddr_info_addr, total_len,
1647 struct rtw89_pci *rtwpci = (struct rtw89_pci *)rtwdev->priv;
1648 const struct rtw89_pci_info *info = rtwdev->pci_info;
1653 rtwpci->low_power = false;
1654 rtwpci->under_recovery = false;
1657 rtwpci->low_power = false;
1660 rtwpci->low_power = true;
1663 rtwpci->under_recovery = true;
1666 rtwpci->under_recovery = false;
1672 rtwpci->low_power, rtwpci->under_recovery);
1674 info->config_intr_mask(rtwdev);
1680 const struct rtw89_pci_info *info = rtwdev->pci_info;
1682 info->enable_intr(rtwdev, rtwpci);
1688 const struct rtw89_pci_info *info = rtwdev->pci_info;
1690 info->disable_intr(rtwdev, rtwpci);
1698 const struct rtw89_pci_info *info = rtwdev->pci_info;
1700 info->recognize_intrs(rtwdev, rtwpci, isrs);
1705 const struct rtw89_pci_info *info = rtwdev->pci_info;
1706 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1708 return gen_def->mac_pre_init(rtwdev);
1713 const struct rtw89_pci_info *info = rtwdev->pci_info;
1714 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1716 if (!gen_def->mac_pre_deinit)
1719 return gen_def->mac_pre_deinit(rtwdev);
1724 const struct rtw89_pci_info *info = rtwdev->pci_info;
1725 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1727 return gen_def->mac_post_init(rtwdev);
1732 const struct rtw89_pci_info *info = rtwdev->pci_info;
1733 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1735 gen_def->clr_idx_all(rtwdev);
1740 const struct rtw89_pci_info *info = rtwdev->pci_info;
1741 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1743 return gen_def->rst_bdram(rtwdev);
1748 const struct rtw89_pci_info *info = rtwdev->pci_info;
1749 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1751 return gen_def->ctrl_txdma_ch(rtwdev, enable);
1756 const struct rtw89_pci_info *info = rtwdev->pci_info;
1757 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1759 return gen_def->ctrl_txdma_fw_ch(rtwdev, enable);
1764 const struct rtw89_pci_info *info = rtwdev->pci_info;
1765 const struct rtw89_pci_gen_def *gen_def = info->gen_def;
1767 return gen_def->poll_txdma_ch_idle(rtwdev);