Lines Matching refs:u32
246 u32 rtc_soc_base_address;
247 u32 rtc_wmac_base_address;
248 u32 soc_core_base_address;
249 u32 wlan_mac_base_address;
250 u32 ce_wrapper_base_address;
251 u32 ce0_base_address;
252 u32 ce1_base_address;
253 u32 ce2_base_address;
254 u32 ce3_base_address;
255 u32 ce4_base_address;
256 u32 ce5_base_address;
257 u32 ce6_base_address;
258 u32 ce7_base_address;
259 u32 ce8_base_address;
260 u32 ce9_base_address;
261 u32 ce10_base_address;
262 u32 ce11_base_address;
263 u32 soc_reset_control_si0_rst_mask;
264 u32 soc_reset_control_ce_rst_mask;
265 u32 soc_chip_id_address;
266 u32 scratch_3_address;
267 u32 fw_indicator_address;
268 u32 pcie_local_base_address;
269 u32 ce_wrap_intr_sum_host_msi_lsb;
270 u32 ce_wrap_intr_sum_host_msi_mask;
271 u32 pcie_intr_fw_mask;
272 u32 pcie_intr_ce_mask_all;
273 u32 pcie_intr_clr_address;
274 u32 cpu_pll_init_address;
275 u32 cpu_speed_address;
276 u32 core_clk_div_address;
286 u32 msb;
287 u32 lsb;
288 u32 mask;
292 u32 addr;
293 u32 hw_mask;
294 u32 sw_mask;
295 u32 hw_wr_mask;
296 u32 sw_wr_mask;
297 u32 reset_mask;
298 u32 reset;
304 u32 status_reset;
305 u32 msb;
306 u32 mask;
310 u32 copy_complete_reset;
314 u32 dstr_lmask;
315 u32 dstr_hmask;
316 u32 srcr_lmask;
317 u32 srcr_hmask;
318 u32 cc_mask;
319 u32 wm_mask;
320 u32 addr;
324 u32 axi_err;
325 u32 dstr_add_err;
326 u32 srcr_len_err;
327 u32 dstr_mlen_vio;
328 u32 dstr_overflow;
329 u32 srcr_overflow;
330 u32 err_mask;
331 u32 addr;
335 u32 addr;
336 u32 low_rst;
337 u32 high_rst;
342 u32 shift;
343 u32 mask;
344 u32 enable;
348 u32 sr_base_addr_lo;
349 u32 sr_base_addr_hi;
350 u32 sr_size_addr;
351 u32 dr_base_addr_lo;
352 u32 dr_base_addr_hi;
353 u32 dr_size_addr;
354 u32 ce_cmd_addr;
355 u32 misc_ie_addr;
356 u32 sr_wr_index_addr;
357 u32 dst_wr_index_addr;
358 u32 current_srri_addr;
359 u32 current_drri_addr;
360 u32 ddr_addr_for_rri_low;
361 u32 ddr_addr_for_rri_high;
362 u32 ce_rri_low;
363 u32 ce_rri_high;
364 u32 host_ie_addr;
376 u32 rtc_state_val_on;
382 u32 rfkill_pin;
383 u32 rfkill_cfg;
397 u32 cc, u32 rcc, u32 cc_prev, u32 rcc_prev);
400 u32 address,
402 u32 length);
505 u32 refclk;
506 u32 div;
507 u32 rnfrac;
508 u32 settle_time;
509 u32 refdiv;
510 u32 outdiv;
516 u32 id;
520 u32 patch_load_addr;
522 u32 otp_exe_param;
541 u32 channel_counters_freq_hz;
546 u32 max_probe_resp_desc_thres;
548 u32 tx_chain_mask;
549 u32 rx_chain_mask;
550 u32 max_spatial_stream;
551 u32 cal_data_len;
591 u32 num_peers;
592 u32 ast_skid_limit;
593 u32 num_wds_entries;
599 u32 rx_ring_fill_level;