Lines Matching full:csi
93 { "PE0", 4, 0, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
94 { "PE1", 4, 1, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
95 { "PE2", 4, 2, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
96 { "PE3", 4, 3, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
97 { "PE4", 4, 4, { "gpio_in", "gpio_out", "csi" } },
98 { "PE5", 4, 5, { "gpio_in", "gpio_out", "csi" } },
99 { "PE6", 4, 6, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
100 { "PE7", 4, 7, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
101 { "PE8", 4, 8, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
102 { "PE9", 4, 9, { "gpio_in", "gpio_out", "csi", NULL, "ccir" } },
103 { "PE10", 4, 10, { "gpio_in", "gpio_out", "csi", "uart4", "ccir" } },
104 { "PE11", 4, 11, { "gpio_in", "gpio_out", "csi", "uart4", "ccir" } },
105 { "PE12", 4, 12, { "gpio_in", "gpio_out", "csi", "uart4", "ccir" } },
106 { "PE13", 4, 13, { "gpio_in", "gpio_out", "csi", "uart4", "ccir" } },
107 { "PE14", 4, 14, { "gpio_in", "gpio_out", "csi", "twi2" } },
108 { "PE15", 4, 15, { "gpio_in", "gpio_out", "csi", "twi2" } },