Lines Matching full:li

81 .It Li cmask= Ns Ar value
85 .It Li edge
91 .It Li inv
93 .Dq Li cmask
96 .Dq Li cmask
98 .It Li os
101 .It Li usr
107 .Dq Li os
109 .Dq Li usr
114 .Dq Li core= Ns Ar value ,
119 .It Li all
121 .It Li this
125 .Dq Li this .
129 .Dq Li agent= Ns value ,
134 .It Li this
136 .It Li any
140 .Dq Li this .
144 .Dq Li prefetch= Ns Ar value ,
149 .It Li both
151 .It Li only
153 .It Li exclude
157 .Dq Li both .
161 .Dq Li cachestate= Ns Ar value ,
166 .It Li e
168 .It Li i
170 .It Li m
172 .It Li s
176 .Dq Li eims .
184 .It Li BAClears
187 .It Li BTB_Misses
191 .It Li Br_BAC_Missp_Exec
195 .It Li Br_Bogus
198 .It Li Br_Call_Exec
203 .It Li Br_Call_Missp_Exec
208 .It Li Br_Cnd_Exec
211 .It Li Br_Cnd_Missp_Exec
214 .It Li Br_Ind_Call_Exec
219 .It Li Br_Ind_Exec
222 .It Li Br_Ind_Missp_Exec
225 .It Li Br_Inst_Exec
228 .It Li Br_Instr_Decoded
231 .It Li Br_Instr_Ret
236 .It Li Br_MisPred_Ret
241 .It Li Br_MisPred_Taken_Ret
244 .It Li Br_Missp_Exec
248 .It Li Br_Ret_BAC_Missp_Exec
252 .It Li Br_Ret_Exec
255 .It Li Br_Ret_Missp_Exec
258 .It Li Br_Taken_Ret
261 .It Li Bus_BNR_Clocks
264 .It Li Bus_DRDY_Clocks Op ,agent= Ns Ar agent
267 .It Li Bus_Data_Rcv
271 .It Li Bus_Locks_Clocks Op ,core= Ns Ar core
274 .It Li Bus_Not_In_Use Op ,core= Ns Ar core
277 .It Li Bus_Req_Outstanding Xo
284 .It Li Bus_Snoop_Stall
287 .It Li Bus_Snoops Xo
294 .It Li Bus_Trans_Any Op ,agent= Ns Ar agent
297 .It Li Bus_Trans_Brd Op ,core= Ns Ar core
300 .It Li Bus_Trans_Burst Op ,agent= Ns Ar agent
304 .It Li Bus_Trans_Def Op ,core= Ns Ar core
307 .It Li Bus_Trans_IO Xo
314 .It Li Bus_Trans_Ifetch Xo
320 .It Li Bus_Trans_Inval Xo
326 .It Li Bus_Trans_Mem Op ,agent= Ns Ar agent
329 .It Li Bus_Trans_P Xo
335 .It Li Bus_Trans_Pwr Xo
341 .It Li Bus_Trans_RFO Xo
347 .It Li Bus_Trans_WB Op ,agent= Ns Ar agent
351 .It Li Cycles_Div_Busy
355 .It Li Cycles_Int_Masked
358 .It Li Cycles_Int_Pending_Masked
362 .It Li DCU_Snoop_To_Share Op ,core= Ns core
366 .It Li DCache_Cache_Lock Op ,cachestate= Ns Ar mesi
370 .It Li DCache_Cache_LD Op ,cachestate= Ns Ar mesi
373 .It Li DCache_Cache_ST Op ,cachestate= Ns Ar mesi
376 .It Li DCache_M_Evict
379 .It Li DCache_M_Repl
382 .It Li DCache_Pend_Miss
385 .It Li DCache_Repl
388 .It Li Data_Mem_Cache_Ref
391 .It Li Data_Mem_Ref
395 .It Li Dbus_Busy Op ,core= Ns Ar core
398 .It Li Dbus_Busy_Rd Op ,core= Ns Ar core
402 .It Li Div
407 .It Li Dtlb_Miss
410 .It Li ESP_Uops
413 .It Li EST_Trans Op ,trans= Ns Ar transition
420 .It Li any
422 .It Li frequency
426 .Dq Li any .
427 .It Li FP_Assist
432 .It Li FP_Comp_Instr_Ret
436 .It Li FP_Comps_Op_Exe
439 .It Li FP_MMX_Trans
442 .It Li Fused_Ld_Uops_Ret
445 .It Li Fused_St_Uops_Ret
448 .It Li Fused_Uops_Ret
451 .It Li HW_Int_Rx
454 .It Li ICache_Misses
458 .It Li ICache_Reads
462 .It Li IFU_Mem_Stall
466 .It Li ILD_Stall
469 .It Li ITLB_Misses
472 .It Li Instr_Decoded
475 .It Li Instr_Ret
480 .It Li L1_Pref_Req
483 .It Li L2_ADS Op ,core= Ns core
486 .It Li L2_IFetch Xo
493 .It Li L2_LD Xo
499 .It Li L2_Lines_In Xo
505 .It Li L2_Lines_Out Xo
511 .It Li L2_M_Lines_In Op ,core= Ns Ar core
514 .It Li L2_M_Lines_Out Xo
520 .It Li L2_No_Request_Cycles Xo
527 .It Li L2_Reject_Cycles Xo
534 .It Li L2_Rqsts Xo
541 .It Li L2_ST Xo
547 .It Li LD_Blocks
550 .It Li LLC_Misses
555 .It Li LLC_Reference
561 .It Li MMX_Assist
564 .It Li MMX_FP_Trans
567 .It Li MMX_Instr_Exec
574 .It Li MMX_Instr_Ret
577 .It Li Misalign_Mem_Ref
581 .It Li Mul
586 .It Li NonHlt_Ref_Cycles
591 .It Li Pref_Rqsts_Dn
594 .It Li Pref_Rqsts_Up
597 .It Li Resource_Stall
600 .It Li SD_Drains
603 .It Li SIMD_FP_DP_P_Ret
606 .It Li SIMD_FP_DP_P_Comp_Ret
610 .It Li SIMD_FP_DP_S_Ret
613 .It Li SIMD_FP_DP_S_Comp_Ret
617 .It Li SIMD_FP_SP_P_Comp_Ret
621 .It Li SIMD_FP_SP_Ret
625 .It Li SIMD_FP_SP_S_Ret
628 .It Li SIMD_FP_SP_S_Comp_Ret
631 .It Li SIMD_Int_128_Ret
634 .It Li SIMD_Int_Pari_Exec
637 .It Li SIMD_Int_Pck_Exec
640 .It Li SIMD_Int_Plog_Exec
643 .It Li SIMD_Int_Pmul_Exec
646 .It Li SIMD_Int_Psft_Exec
649 .It Li SIMD_Int_Sat_Exec
652 .It Li SIMD_Int_Upck_Exec
655 .It Li SMC_Detected
658 .It Li SSE_NTStores_Miss
661 .It Li SSE_NTStores_Ret
664 .It Li SSE_PrefNta_Miss
669 .It Li SSE_PrefNta_Ret
674 .It Li SSE_PrefT1_Miss
679 .It Li SSE_PrefT1_Ret
684 .It Li SSE_PrefT2_Miss
689 .It Li SSE_PrefT2_Ret
694 .It Li Seg_Reg_Loads
697 .It Li Serial_Execution_Cycles
701 .It Li Thermal_Trip
704 .It Li Unfusion
707 .It Li Unhalted_Core_Cycles
712 .It Li Uops_Ret
723 .It Li branches Ta Li Br_Instr_Ret
724 .It Li branch-mispredicts Ta Li Br_MisPred_Ret
725 .It Li dc-misses Ta (unsupported)
726 .It Li ic-misses Ta Li ICache_Misses
727 .It Li instructions Ta Li Instr_Ret
728 .It Li interrupts Ta Li HW_Int_Rx
729 .It Li unhalted-cycles Ta (unsupported)