Lines Matching refs:RV64LegalI32

80     RV64LegalI32("riscv-experimental-rv64-legal-i32", cl::ReallyHidden,
122   if (Subtarget.is64Bit() && RV64LegalI32)
246   if (RV64LegalI32 && Subtarget.is64Bit())
250   if (RV64LegalI32 && Subtarget.is64Bit())
262   if (RV64LegalI32 && Subtarget.is64Bit())
269   if (RV64LegalI32 && Subtarget.is64Bit())
282     if (!RV64LegalI32) {
301     if (RV64LegalI32 && Subtarget.is64Bit())
305     if (!RV64LegalI32)
316     if (RV64LegalI32 && Subtarget.is64Bit())
320     if (!RV64LegalI32)
325   if (RV64LegalI32 && Subtarget.is64Bit()) {
340     if (!RV64LegalI32 && Subtarget.is64Bit())
350     if (RV64LegalI32 && Subtarget.is64Bit())
361   if (RV64LegalI32 && Subtarget.is64Bit())
380     if (RV64LegalI32 && Subtarget.is64Bit())
385       if (RV64LegalI32)
392     if (RV64LegalI32 && Subtarget.is64Bit())
401       if (RV64LegalI32) {
411     if (RV64LegalI32 && Subtarget.is64Bit())
415   if (!RV64LegalI32 && Subtarget.is64Bit() &&
425     if (RV64LegalI32 && Subtarget.is64Bit())
611     if (RV64LegalI32 && Subtarget.is64Bit())
670     if (RV64LegalI32 && Subtarget.is64Bit())
1413     if (RV64LegalI32 && Subtarget.is64Bit())
2350   if (RV64LegalI32 && Subtarget.is64Bit() && PartVT == MVT::i32)
2374   if (RV64LegalI32 && Subtarget.is64Bit() && IntermediateVT == MVT::i32)
2377   if (RV64LegalI32 && Subtarget.is64Bit() && RegisterVT == MVT::i32)
5687   assert(Op.getValueType() == MVT::i32 && RV64LegalI32 &&
5708   assert(Op.getValueType() == MVT::i32 && RV64LegalI32 &&
5721 // Custom lower i32 SADDO/SSUBO with RV64LegalI32 so we take advantage of addw.
5723   assert(Op.getValueType() == MVT::i32 && RV64LegalI32 &&
5742 // Custom lower i32 SMULO with RV64LegalI32 so we take advantage of mulw.
5744   assert(Op.getValueType() == MVT::i32 && RV64LegalI32 &&
6716     if (Subtarget.is64Bit() && !RV64LegalI32)
6745     if (Subtarget.is64Bit() && !RV64LegalI32)
9112     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
9126     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
9146     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
9159     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
9173     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
9187     if (RV64LegalI32 && Subtarget.is64Bit() && Op.getValueType() == MVT::i32) {
11561   // EVL1 may need to be extended to XLenVT with RV64LegalI32.
13675   if (!RV64LegalI32 && Subtarget.is64Bit() && Subtarget.hasStdExtZbs() && VT == MVT::i1 &&
13702   if (!RV64LegalI32 && Subtarget.is64Bit() && Subtarget.hasStdExtZbs() &&
13800   if (!RV64LegalI32 && Subtarget.is64Bit() && Subtarget.hasStdExtZbs() &&
13838   // RV64LegalI32 when the setcc is created after type legalization. An i1 xor
19331       if (RV64LegalI32) {
19397       if (RV64LegalI32) {