Lines Matching full:rt
1321 InstSE<(outs RO:$rd), (ins RO:$rs, RO:$rt),
1322 !strconcat(opstr, "\t$rd, $rs, $rt"),
1323 [(set RO:$rd, (OpNode RO:$rs, RO:$rt))], Itin, FrmR, opstr> {
1334 InstSE<(outs RO:$rt), (ins RO:$rs, Od:$imm16),
1335 !strconcat(opstr, "\t$rt, $rs, $imm16"),
1336 [(set RO:$rt, (OpNode RO:$rs, imm_type:$imm16))],
1339 let TwoOperandAliasConstraint = "$rs = $rt";
1344 InstSE<(outs), (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
1345 !strconcat(opstr, "\t$rs, $rt"), [], itin, FrmR, opstr> {
1353 InstSE<(outs RO:$rd), (ins RO:$rs, RO:$rt),
1354 !strconcat(opstr, "\t$rd, $rs, $rt"),
1355 [(set RO:$rd, (not (or RO:$rs, RO:$rt)))], II_NOR, FrmR, opstr> {
1364 InstSE<(outs RO:$rd), (ins RO:$rt, ImmOpnd:$shamt),
1365 !strconcat(opstr, "\t$rd, $rt, $shamt"),
1366 [(set RO:$rd, (OpNode RO:$rt, PF:$shamt))], itin, FrmR, opstr> {
1367 let TwoOperandAliasConstraint = "$rt = $rd";
1372 InstSE<(outs RO:$rd), (ins RO:$rt, GPR32Opnd:$rs),
1373 !strconcat(opstr, "\t$rd, $rt, $rs"),
1374 [(set RO:$rd, (OpNode RO:$rt, GPR32Opnd:$rs))], itin, FrmR,
1379 InstSE<(outs RO:$rt), (ins Imm:$imm16), !strconcat(opstr, "\t$rt, $imm16"),
1390 InstSE<(outs RO:$rt), (ins MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1391 [(set RO:$rt, (OpNode Addr:$addr))], Itin, FrmI, opstr> {
1405 InstSE<(outs), (ins RO:$rt, MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1406 [(OpNode RO:$rt, Addr:$addr)], Itin, FrmI, opstr> {
1421 InstSE<(outs RO:$rt), (ins mem:$addr, RO:$src),
1422 !strconcat(opstr, "\t$rt, $addr"),
1423 [(set RO:$rt, (OpNode addr:$addr, RO:$src))], Itin, FrmI> {
1425 string Constraints = "$src = $rt";
1431 InstSE<(outs), (ins RO:$rt, mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1432 [(OpNode RO:$rt, addr:$addr)], Itin, FrmI> {
1440 InstSE<(outs RC:$rt), (ins mem_simm16:$addr),
1441 !strconcat(opstr, "\t$rt, $addr"),
1442 [(set RC:$rt, (OpNode addrDefault:$addr))], Itin, FrmFI, opstr> {
1449 InstSE<(outs), (ins RC:$rt, mem_simm16:$addr),
1450 !strconcat(opstr, "\t$rt, $addr"),
1451 [(OpNode RC:$rt, addrDefault:$addr)], Itin, FrmFI, opstr> {
1459 InstSE<(outs RC:$rt), (ins mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1460 [(set RC:$rt, (OpNode addrDefault:$addr))], Itin, FrmFI, opstr> {
1467 InstSE<(outs), (ins RC:$rt, mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1468 [(OpNode RC:$rt, addrDefault:$addr)], Itin, FrmFI, opstr> {
1476 InstSE<(outs), (ins RO:$rs, RO:$rt, opnd:$offset),
1477 !strconcat(opstr, "\t$rs, $rt, $offset"),
1478 [(brcond (i32 (cond_op RO:$rs, RO:$rt)), bb:$offset)], II_BCC,
1488 InstSE<(outs), (ins RO:$rs, RO:$rt, opnd:$offset),
1489 !strconcat(opstr, "\t$rs, $rt, $offset"), [], II_BCC, FrmI, opstr> {
1522 InstSE<(outs GPR32Opnd:$rd), (ins RO:$rs, RO:$rt),
1523 !strconcat(opstr, "\t$rd, $rs, $rt"),
1524 [(set GPR32Opnd:$rd, (cond_op RO:$rs, RO:$rt))],
1529 InstSE<(outs GPR32Opnd:$rt), (ins RO:$rs, Od:$imm16),
1530 !strconcat(opstr, "\t$rt, $rs, $imm16"),
1531 [(set GPR32Opnd:$rt, (cond_op RO:$rs, imm_type:$imm16))],
1651 InstSE<(outs RO:$rt), (ins),
1652 !strconcat(opstr, "\t$rt"), [], itin, FrmOther, opstr>;
1670 InstSE<(outs), (ins RO:$rs, RO:$rt, ImmOp:$code_),
1671 !strconcat(opstr, "\t$rs, $rt, $code_"), [], itin, FrmI, opstr>;
1682 InstSE<(outs), (ins RO:$rs, RO:$rt), !strconcat(opstr, "\t$rs, $rt"), [],
1695 PseudoSE<(outs R0:$ac), (ins R1:$rs, R1:$rt),
1696 [(set R0:$ac, (OpNode R1:$rs, R1:$rt))], Itin>,
1697 PseudoInstExpansion<(RealInst R1:$rs, R1:$rt)> {
1708 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, ACC64:$acin),
1710 (OpNode GPR32Opnd:$rs, GPR32Opnd:$rt, ACC64:$acin))],
1712 PseudoInstExpansion<(RealInst GPR32Opnd:$rs, GPR32Opnd:$rt)> {
1718 InstSE<(outs), (ins RO:$rs, RO:$rt), !strconcat(opstr, "\t$$zero, $rs, $rt"),
1750 InstSE<(outs RO:$rt), (ins mem_ea:$addr), !strconcat(opstr, "\t$rt, $addr"),
1751 [(set RO:$rt, addr:$addr)], II_ADDIU, FrmI,
1772 InstSE<(outs RO:$rd), (ins RO:$rt), !strconcat(opstr, "\t$rd, $rt"),
1773 [(set RO:$rd, (sext_inreg RO:$rt, vt))], itin, FrmR, opstr>;
1778 InstSE<(outs RO:$rd), (ins RO:$rt), !strconcat(opstr, "\t$rd, $rt"), [], itin,
1785 InstSE<(outs CPURegOperand:$rt), (ins RO:$rd, uimm8:$sel),
1786 "rdhwr\t$rt, $rd, $sel", [], II_RDHWR, FrmR, "rdhwr">;
1792 InstSE<(outs RO:$rt), (ins RO:$rs, PosOpnd:$pos, SizeOpnd:$size),
1793 !strconcat(opstr, "\t$rt, $rs, $pos, $size"),
1794 [(set RO:$rt, (Op RO:$rs, PosImm:$pos, SizeImm:$size))], II_EXT,
1800 InstSE<(outs RO:$rt), (ins RO:$rs, PosOpnd:$pos, SizeOpnd:$size, RO:$src),
1801 !strconcat(opstr, "\t$rt, $rs, $pos, $size"),
1802 [(set RO:$rt, (null_frag RO:$rs, PosImm:$pos, SizeImm:$size,
1805 let Constraints = "$src = $rt";
1848 InstSE<(outs RO:$rt), (ins MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1855 InstSE<(outs RO:$dst), (ins RO:$rt, mem:$addr),
1856 !strconcat(opstr, "\t$rt, $addr"), [], II_SC, FrmI> {
1859 let Constraints = "$rt = $dst";
1864 InstSE<(outs RO:$rt), (ins RD:$rd, uimm3:$sel),
1865 !strconcat(asmstr, "\t$rt, $rd, $sel"), [], itin, FrmFR> {
1871 InstSE<(outs RO:$rd), (ins RD:$rt, uimm3:$sel),
1872 !strconcat(asmstr, "\t$rt, $rd, $sel"), [], itin, FrmFR> {
2531 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2532 "rol\t$rs, $rt, $rd">;
2534 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2535 "rol\t$rs, $rt, $imm">;
2542 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2543 "ror\t$rs, $rt, $rd">;
2545 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2546 "ror\t$rs, $rt, $imm">;
2553 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2554 "drol\t$rs, $rt, $rd">, ISA_MIPS64;
2556 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2557 "drol\t$rs, $rt, $imm">, ISA_MIPS64;
2566 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2567 "dror\t$rs, $rt, $rd">, ISA_MIPS64;
2569 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2570 "dror\t$rs, $rt, $imm">, ISA_MIPS64;
2582 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2583 "seq $rd, $rs, $rt">, NOT_ASE_CNMIPS;
2598 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2599 "sne $rd, $rs, $rt">, NOT_ASE_CNMIPS;
2618 GPR32Opnd:$rt),
2619 "mulo\t$rd, $rs, $rt">,
2622 GPR32Opnd:$rt),
2623 "mulou\t$rd, $rs, $rt">,
2666 def : MipsInstAlias<!strconcat(Memnomic, " $rs, $rt, $imm"),
2668 RO:$rt,
2694 def : MipsInstAlias<"neg $rt, $rs",
2695 (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs), 1>, ISA_MIPS1;
2696 def : MipsInstAlias<"neg $rt",
2697 (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt), 1>, ISA_MIPS1;
2698 def : MipsInstAlias<"negu $rt, $rs",
2699 (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs), 1>, ISA_MIPS1;
2700 def : MipsInstAlias<"negu $rt",
2701 (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt), 1>, ISA_MIPS1;
2704 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2705 "sge\t$rd, $rs, $rt">, ISA_MIPS1;
2706 def : MipsInstAlias<"sge $rs, $rt",
2707 (SGE GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2718 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2719 "sgeu\t$rd, $rs, $rt">, ISA_MIPS1;
2720 def : MipsInstAlias<"sgeu $rs, $rt",
2721 (SGEU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2732 "sgt $rd, $rs, $rt",
2733 (SLT GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2735 "sgt $rs, $rt",
2736 (SLT GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2746 "sgtu $rd, $rs, $rt",
2747 (SLTu GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2749 "sgtu $$rs, $rt",
2750 (SLTu GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2761 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2762 "sle\t$rd, $rs, $rt">, ISA_MIPS1;
2763 def : MipsInstAlias<"sle $rs, $rt",
2764 (SLE GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2775 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2776 "sleu\t$rd, $rs, $rt">, ISA_MIPS1;
2777 def : MipsInstAlias<"sleu $rs, $rt",
2778 (SLEU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2789 "not $rt, $rs",
2790 (NOR GPR32Opnd:$rt, GPR32Opnd:$rs, ZERO), 0>, ISA_MIPS1;
2792 "not $rt",
2793 (NOR GPR32Opnd:$rt, GPR32Opnd:$rt, ZERO), 0>, ISA_MIPS1;
2812 def : MipsInstAlias<"mfgc0 $rt, $rd",
2813 (MFGC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2815 def : MipsInstAlias<"mtgc0 $rt, $rd",
2816 (MTGC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2818 def : MipsInstAlias<"mfhgc0 $rt, $rd",
2819 (MFHGC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2821 def : MipsInstAlias<"mthgc0 $rt, $rd",
2822 (MTHGC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2824 def : MipsInstAlias<"mfc0 $rt, $rd", (MFC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2826 def : MipsInstAlias<"mtc0 $rt, $rd", (MTC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2828 def : MipsInstAlias<"mfc2 $rt, $rd", (MFC2 GPR32Opnd:$rt, COP2Opnd:$rd, 0), 0>,
2830 def : MipsInstAlias<"mtc2 $rt, $rd", (MTC2 COP2Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2856 def : MipsInstAlias<"teq $rs, $rt",
2857 (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2858 def : MipsInstAlias<"tge $rs, $rt",
2859 (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2860 def : MipsInstAlias<"tgeu $rs, $rt",
2861 (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2862 def : MipsInstAlias<"tlt $rs, $rt",
2863 (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2864 def : MipsInstAlias<"tltu $rs, $rt",
2865 (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2866 def : MipsInstAlias<"tne $rs, $rt",
2867 (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2868 def : MipsInstAlias<"rdhwr $rt, $rs",
2869 (RDHWR GPR32Opnd:$rt, HWRegsOpnd:$rs, 0), 1>, ISA_MIPS1;
2884 def : MipsInstAlias<"sll $rd, $rt, $rs",
2885 (SLLV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2886 def : MipsInstAlias<"sra $rd, $rt, $rs",
2887 (SRAV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2888 def : MipsInstAlias<"srl $rd, $rt, $rs",
2889 (SRLV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2890 def : MipsInstAlias<"sll $rd, $rt",
2891 (SLLV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2892 def : MipsInstAlias<"sra $rd, $rt",
2893 (SRAV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2894 def : MipsInstAlias<"srl $rd, $rt",
2895 (SRLV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2905 def : MipsInstAlias<"mulo $rs, $rt",
2906 (MULOMacro GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2908 def : MipsInstAlias<"mulou $rs, $rt",
2909 (MULOUMacro GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2922 MipsAsmPseudoInst<(outs RO:$rt), (ins Od:$imm32),
2923 !strconcat(instr_asm, "\t$rt, $imm32")> ;
2928 MipsAsmPseudoInst<(outs RO:$rt), (ins MemOpnd:$addr),
2929 !strconcat(instr_asm, "\t$rt, $addr")> ;
2933 MipsAsmPseudoInst<(outs RO:$rt), (ins Od:$imm32),
2934 !strconcat(instr_asm, "\t$rt, $imm32")> ;
2943 MipsAsmPseudoInst<(outs RO:$rs), (ins RO:$rt, Imm:$imm),
2944 "nor\t$rs, $rt, $imm">;
2950 def BneImm : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
2952 "bne\t$rt, $imm64, $offset">;
2953 def BeqImm : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
2955 "beq\t$rt, $imm64, $offset">;
2958 MipsAsmPseudoInst<(outs), (ins GPR32Opnd:$rs, GPR32Opnd:$rt,
2960 !strconcat(instr_asm, "\t$rs, $rt, $offset")>;
3012 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3013 "div\t$rd, $rs, $rt">,
3020 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3021 "divu\t$rd, $rs, $rt">,
3029 def : MipsInstAlias<"div $rs, $rt", (SDIV GPR32ZeroOpnd:$rs,
3030 GPR32Opnd:$rt), 0>,
3032 def : MipsInstAlias<"div $rs, $rt", (SDivMacro GPR32NonZeroOpnd:$rs,
3034 GPR32Opnd:$rt), 0>,
3040 def : MipsInstAlias<"divu $rt, $rs", (UDIV GPR32ZeroOpnd:$rt,
3043 def : MipsInstAlias<"divu $rt, $rs", (UDivMacro GPR32NonZeroOpnd:$rt,
3044 GPR32NonZeroOpnd:$rt,
3056 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3057 "rem\t$rd, $rs, $rt">,
3064 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3065 "remu\t$rd, $rs, $rt">,
3072 def : MipsInstAlias<"rem $rt, $rs", (SRemMacro GPR32Opnd:$rt, GPR32Opnd:$rt,
3078 def : MipsInstAlias<"remu $rt, $rs", (URemMacro GPR32Opnd:$rt, GPR32Opnd:$rt,
3085 def Ulh : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3086 "ulh\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3088 def Ulhu : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3089 "ulhu\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3091 def Ulw : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3092 "ulw\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3094 def Ush : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3095 "ush\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3097 def Usw : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3098 "usw\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3100 def LDMacro : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
3101 (ins mem_simm16:$addr), "ld $rt, $addr">,
3103 def SDMacro : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
3104 (ins mem_simm16:$addr), "sd $rt, $addr">,
3345 def : MipsPat<(bswap GPR32:$rt), (ROTR (WSBH GPR32:$rt), 16)>, ISA_MIPS32R2;