Lines Matching full:b00
1717 : NLdSt<0,0b00,0b0111,op7_4, (outs), (ins AddrMode:$Rn, VecListOneD:$Vd),
1724 : NLdSt<0,0b00,0b1010,op7_4, (outs), (ins AddrMode:$Rn, VecListDPair:$Vd),
1743 def _fixed : NLdSt<0,0b00, 0b0111,op7_4, (outs GPR:$wb),
1751 def _register : NLdSt<0,0b00,0b0111,op7_4, (outs GPR:$wb),
1761 def _fixed : NLdSt<0,0b00,0b1010,op7_4, (outs GPR:$wb),
1769 def _register : NLdSt<0,0b00,0b1010,op7_4, (outs GPR:$wb),
1791 : NLdSt<0, 0b00, 0b0110, op7_4, (outs),
1799 def _fixed : NLdSt<0,0b00,0b0110,op7_4, (outs GPR:$wb),
1807 def _register : NLdSt<0,0b00,0b0110,op7_4, (outs GPR:$wb),
1857 : NLdSt<0, 0b00, 0b0010, op7_4, (outs),
1866 def _fixed : NLdSt<0,0b00,0b0010,op7_4, (outs GPR:$wb),
1874 def _register : NLdSt<0,0b00,0b0010,op7_4, (outs GPR:$wb),
1925 : NLdSt<0, 0b00, op11_8, op7_4, (outs), (ins AddrMode:$Rn, VdTy:$Vd),
1953 def _fixed : NLdSt<0, 0b00, op11_8, op7_4, (outs GPR:$wb),
1961 def _register : NLdSt<0, 0b00, op11_8, op7_4, (outs GPR:$wb),
1970 def _fixed : NLdSt<0, 0b00, 0b0011, op7_4, (outs GPR:$wb),
1978 def _register : NLdSt<0, 0b00, 0b0011, op7_4, (outs GPR:$wb),
2022 : NLdSt<0, 0b00, op11_8, op7_4, (outs),
2040 : NLdSt<0, 0b00, op11_8, op7_4, (outs GPR:$wb),
2080 : NLdSt<0, 0b00, op11_8, op7_4, (outs),
2099 : NLdSt<0, 0b00, op11_8, op7_4, (outs GPR:$wb),
2166 : NLdStLn<1, 0b00, op11_8, op7_4, (outs),
2215 : NLdStLn<1, 0b00, op11_8, op7_4, (outs GPR:$wb),
2254 : NLdStLn<1, 0b00, op11_8, op7_4, (outs),
2292 : NLdStLn<1, 0b00, op11_8, op7_4, (outs GPR:$wb),
2327 : NLdStLn<1, 0b00, op11_8, op7_4, (outs),
2363 : NLdStLn<1, 0b00, op11_8, op7_4, (outs GPR:$wb),
2398 : NLdStLn<1, 0b00, op11_8, op7_4, (outs),
2437 : NLdStLn<1, 0b00, op11_8, op7_4, (outs GPR:$wb),
3332 def v8i8 : N2V<op24_23, op21_20, 0b00, op17_16, op11_7, 0, op4,
3359 def v16i8 : N2V<op24_23, op21_20, 0b00, op17_16, op11_7, 1, op4,
3417 def v8i8 : N3VD_cmp<op24, op23, 0b00, op11_8, op4, itinD16,
3428 def v16i8 : N3VQ_cmp<op24, op23, 0b00, op11_8, op4, itinQ16,
3447 def v8i8 : N2VDInt<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
3455 def v16i8 : N2VQInt<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
3470 def v8i8 : N2VN<op24_23, op21_20, 0b00, op17_16, op11_7, op6, op4,
3487 def v8i8 : N2VNInt<op24_23, op21_20, 0b00, op17_16, op11_7, op6, op4,
3503 def v8i16 : N2VL<op24_23, 0b00, 0b10, 0b00, op11_7, op6, op4, IIC_VQUNAiD,
3505 def v4i32 : N2VL<op24_23, 0b01, 0b00, 0b00, op11_7, op6, op4, IIC_VQUNAiD,
3507 def v2i64 : N2VL<op24_23, 0b10, 0b00, 0b00, op11_7, op6, op4, IIC_VQUNAiD,
3521 def v8i8 : N3VD<op24, op23, 0b00, op11_8, op4, itinD16,
3532 def v16i8 : N3VQ<op24, op23, 0b00, op11_8, op4, itinQ16,
3635 def v8i8 : N3VDInt<op24, op23, 0b00, op11_8, op4, f, itinD16,
3638 def v16i8 : N3VQInt<op24, op23, 0b00, op11_8, op4, f, itinQ16,
3649 def v8i8 : N3VDIntSh<op24, op23, 0b00, op11_8, op4, f, itinD16,
3652 def v16i8 : N3VQIntSh<op24, op23, 0b00, op11_8, op4, f, itinQ16,
3693 def v8i8 : N3VNInt<op24, op23, 0b00, op11_8, op4,
3711 def v8i16 : N3VL<op24, op23, 0b00, op11_8, op4, itin16,
3735 def v8i16 : N3VLExt<op24, op23, 0b00, op11_8, op4, itin16,
3777 def v8i16 : N3VLInt<op24, op23, 0b00, op11_8, op4, itin16,
3786 def v8i16 : N3VLIntExt<op24, op23, 0b00, op11_8, op4, itin,
3803 def v8i16 : N3VW<op24, op23, 0b00, op11_8, op4,
3822 def v8i8 : N3VDMulOp<op24, op23, 0b00, op11_8, op4, itinD16,
3830 def v16i8 : N3VQMulOp<op24, op23, 0b00, op11_8, op4, itinQ16,
3861 def v8i8 : N3VDIntOp<op24, op23, 0b00, op11_8, op4, itinD,
3869 def v16i8 : N3VQIntOp<op24, op23, 0b00, op11_8, op4, itinQ,
3904 def v8i8 : N3VDInt3<op24, op23, 0b00, op11_8, op4, itinD16,
3907 def v16i8 : N3VQInt3<op24, op23, 0b00, op11_8, op4, itinQ16,
3917 def v8i16 : N3VLMulOp<op24, op23, 0b00, op11_8, op4, itin16, OpcodeStr,
3959 def v8i16 : N3VLInt3<op24, op23, 0b00, op11_8, op4, itin16,
3967 def v8i16 : N3VLIntExtOp<op24, op23, 0b00, op11_8, op4, itin,
3985 def v8i8 : N2VDPLInt<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
3993 def v16i8 : N2VQPLInt<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
4008 def v8i8 : N2VDPLInt2<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
4016 def v16i8 : N2VQPLInt2<op24_23, op21_20, 0b00, op17_16, op11_7, op4,
4268 def VADDfd : N3VD<0, 0, 0b00, 0b1101, 0, IIC_VBIND, "vadd", "f32",
4270 def VADDfq : N3VQ<0, 0, 0b00, 0b1101, 0, IIC_VBINQ, "vadd", "f32",
4327 def VMULpd : N3VDInt<1, 0, 0b00, 0b1001, 1, N3RegFrm, IIC_VMULi16D, "vmul",
4329 def VMULpq : N3VQInt<1, 0, 0b00, 0b1001, 1, N3RegFrm, IIC_VMULi16Q, "vmul",
4331 def VMULfd : N3VD<1, 0, 0b00, 0b1101, 1, IIC_VFMULD, "vmul", "f32",
4333 def VMULfq : N3VQ<1, 0, 0b00, 0b1101, 1, IIC_VFMULQ, "vmul", "f32",
4452 def VMULLp8 : N3VLInt<0, 1, 0b00, 0b1110, 0, IIC_VMULi16D, "vmull", "p8",
4472 def VMLAfd : N3VDMulOp<0, 0, 0b00, 0b1101, 1, IIC_VMACD, "vmla", "f32",
4475 def VMLAfq : N3VQMulOp<0, 0, 0b00, 0b1101, 1, IIC_VMACQ, "vmla", "f32",
4764 def VFMAfd : N3VDMulOp<0, 0, 0b00, 0b1100, 1, IIC_VFMACD, "vfma", "f32",
4768 def VFMAfq : N3VQMulOp<0, 0, 0b00, 0b1100, 1, IIC_VFMACQ, "vfma", "f32",
4888 def "" : N3Vnp<0b11101, 0b00, 0b1101, Q, U, (outs RegTy:$dst),
5135 def VCEQfd : N3VD_cmp<0,0,0b00,0b1110,0, IIC_VBIND, "vceq", "f32", v2i32, v2f32,
5137 def VCEQfq : N3VQ_cmp<0,0,0b00,0b1110,0, IIC_VBINQ, "vceq", "f32", v4i32, v4f32,
5155 def VCGEfd : N3VD_cmp<1,0,0b00,0b1110,0, IIC_VBIND, "vcge", "f32", v2i32, v2f32,
5157 def VCGEfq : N3VQ_cmp<1,0,0b00,0b1110,0, IIC_VBINQ, "vcge", "f32", v4i32, v4f32,
5197 def VACGEfd : N3VDInt<1, 0, 0b00, 0b1110, 1, N3RegFrm, IIC_VBIND, "vacge",
5199 def VACGEfq : N3VQInt<1, 0, 0b00, 0b1110, 1, N3RegFrm, IIC_VBINQ, "vacge",
5278 def VFMALD : N3VCP8F16Q0<"vfmal", DPR, SPR, SPR, 0b00, 0b10, 1>;
5280 def VFMALQ : N3VCP8F16Q1<"vfmal", QPR, DPR, DPR, 0b00, 0b10, 1>;
5282 def VFMALDI : VFMD<"vfmal", "f16", 0b00>;
5284 def VFMALQI : VFMQ<"vfmal", "f16", 0b00>;
5317 def VANDd : N3VDX<0, 0, 0b00, 0b0001, 1, IIC_VBINiD, "vand",
5319 def VANDq : N3VQX<0, 0, 0b00, 0b0001, 1, IIC_VBINiQ, "vand",
5323 def VEORd : N3VDX<1, 0, 0b00, 0b0001, 1, IIC_VBINiD, "veor",
5325 def VEORq : N3VQX<1, 0, 0b00, 0b0001, 1, IIC_VBINiQ, "veor",
5500 def VMVNd : N2VX<0b11, 0b11, 0b00, 0b00, 0b01011, 0, 0,
5504 def VMVNq : N2VX<0b11, 0b11, 0b00, 0b00, 0b01011, 1, 0,
5694 def VMAXfd : N3VDInt<0, 0, 0b00, 0b1111, 0, N3RegFrm, IIC_VBIND,
5697 def VMAXfq : N3VQInt<0, 0, 0b00, 0b1111, 0, N3RegFrm, IIC_VBINQ,
5711 def NEON_VMAXNMNDf : N3VDIntnp<0b00110, 0b00, 0b1111, 0, 1,
5715 def NEON_VMAXNMNQf : N3VQIntnp<0b00110, 0b00, 0b1111, 1, 1,
5774 def VPADDi8 : N3VDInt<0, 0, 0b00, 0b1011, 1, N3RegFrm, IIC_VSHLiD,
5783 def VPADDf : N3VDInt<1, 0, 0b00, 0b1101, 0, N3RegFrm,
5792 defm VPADDLs : N2VPLInt_QHS<0b11, 0b11, 0b00, 0b00100, 0, "vpaddl", "s",
5794 defm VPADDLu : N2VPLInt_QHS<0b11, 0b11, 0b00, 0b00101, 0, "vpaddl", "u",
5798 defm VPADALs : N2VPLInt2_QHS<0b11, 0b11, 0b00, 0b01100, 0, "vpadal", "s",
5800 defm VPADALu : N2VPLInt2_QHS<0b11, 0b11, 0b00, 0b01101, 0, "vpadal", "u",
5804 def VPMAXs8 : N3VDInt<0, 0, 0b00, 0b1010, 0, N3RegFrm, IIC_VSUBi4D, "vpmax",
5810 def VPMAXu8 : N3VDInt<1, 0, 0b00, 0b1010, 0, N3RegFrm, IIC_VSUBi4D, "vpmax",
5816 def VPMAXf : N3VDInt<1, 0, 0b00, 0b1111, 0, N3RegFrm, IIC_VPBIND, "vpmax",
5823 def VPMINs8 : N3VDInt<0, 0, 0b00, 0b1010, 1, N3RegFrm, IIC_VSUBi4D, "vpmin",
5829 def VPMINu8 : N3VDInt<1, 0, 0b00, 0b1010, 1, N3RegFrm, IIC_VSUBi4D, "vpmin",
5866 def VRECPSfd : N3VDInt<0, 0, 0b00, 0b1111, 1, N3RegFrm,
5869 def VRECPSfq : N3VQInt<0, 0, 0b00, 0b1111, 1, N3RegFrm,
6125 defm VQABS : N2VInt_QHS<0b11, 0b11, 0b00, 0b01110, 0,
6146 def VNEGs8d : VNEGD<0b00, "vneg", "s8", v8i8>;
6149 def VNEGs8q : VNEGQ<0b00, "vneg", "s8", v16i8>;
6183 defm VQNEG : N2VInt_QHS<0b11, 0b11, 0b00, 0b01111, 0,
6190 defm VCLS : N2VInt_QHS<0b11, 0b11, 0b00, 0b01000, 0,
6194 defm VCLZ : N2VInt_QHS<0b11, 0b11, 0b00, 0b01001, 0,
6198 def VCNTd : N2VDInt<0b11, 0b11, 0b00, 0b00, 0b01010, 0,
6201 def VCNTq : N2VQInt<0b11, 0b11, 0b00, 0b00, 0b01010, 0,
6206 def VSWPd : N2VX<0b11, 0b11, 0b00, 0b10, 0b00000, 0, 0,
6210 def VSWPq : N2VX<0b11, 0b11, 0b00, 0b10, 0b00000, 1, 0,
6391 def VGETLNi32 : NVGetLane<{1,1,1,0,0,0,?,1}, 0b1011, 0b00,
6533 def VSETLNi32 : NVSetLane<{1,1,1,0,0,0,?,0}, 0b1011, 0b00, (outs DPR:$V),
6644 def VDUP8d : VDUPD<0b11101100, 0b00, "8", v8i8>;
6646 def VDUP32d : VDUPD<0b11101000, 0b00, "32", v2i32>,
6648 def VDUP8q : VDUPQ<0b11101110, 0b00, "8", v16i8>;
6650 def VDUP32q : VDUPQ<0b11101010, 0b00, "32", v4i32>;
6965 : N2V<0b11, 0b11, op19_18, 0b00, 0b00000, 0, 0, (outs DPR:$Vd),
6970 : N2V<0b11, 0b11, op19_18, 0b00, 0b00000, 1, 0, (outs QPR:$Vd),
6975 def VREV64d8 : VREV64D<0b00, "vrev64", "8", v8i8>;
6982 def VREV64q8 : VREV64Q<0b00, "vrev64", "8", v16i8>;
7002 : N2V<0b11, 0b11, op19_18, 0b00, 0b00001, 0, 0, (outs DPR:$Vd),
7007 : N2V<0b11, 0b11, op19_18, 0b00, 0b00001, 1, 0, (outs QPR:$Vd),
7012 def VREV32d8 : VREV32D<0b00, "vrev32", "8", v8i8>;
7015 def VREV32q8 : VREV32Q<0b00, "vrev32", "8", v16i8>;
7032 : N2V<0b11, 0b11, op19_18, 0b00, 0b00010, 0, 0, (outs DPR:$Vd),
7037 : N2V<0b11, 0b11, op19_18, 0b00, 0b00010, 1, 0, (outs QPR:$Vd),
7042 def VREV16d8 : VREV16D<0b00, "vrev16", "8", v8i8>;
7043 def VREV16q8 : VREV16Q<0b00, "vrev16", "8", v16i8>;
7105 let Inst{9-8} = 0b00;
7128 let Inst{9-8} = 0b00;
7141 def VTRNd8 : N2VDShuffle<0b00, 0b00001, "vtrn", "8">;
7145 def VTRNq8 : N2VQShuffle<0b00, 0b00001, IIC_VPERMQ, "vtrn", "8">;
7151 def VUZPd8 : N2VDShuffle<0b00, 0b00010, "vuzp", "8">;
7157 def VUZPq8 : N2VQShuffle<0b00, 0b00010, IIC_VPERMQ3, "vuzp", "8">;
7163 def VZIPd8 : N2VDShuffle<0b00, 0b00011, "vzip", "8">;
7169 def VZIPq8 : N2VQShuffle<0b00, 0b00011, IIC_VPERMQ3, "vzip", "8">;
7332 : N2VQIntXnp<0b00, 0b00, 0b011, op6, op7, NoItinerary,
7335 : N2VQIntX2np<0b00, 0b00, 0b011, op6, op7, NoItinerary,
7363 def SHA1C : N3SHA3Op<"1c", 0b00100, 0b00, null_frag>;
7367 def SHA256H : N3SHA3Op<"256h", 0b00110, 0b00, int_arm_neon_sha256h>;
9170 : BF16VDOT<0b11000, 0b00, Q, (outs RegTy:$dst),
9184 def "" : BF16VDOT<0b11100, 0b00, Q, (outs RegTy:$dst),
9211 : N3Vnp<0b11000, 0b00, 0b1100, Q, 0,
9225 : N3VCP8<0b00, 0b11, T, 1,