Lines Matching refs:CodeGenOptLevel

593                                          CodeGenOptLevel OptLevel)  in AMDGPUTargetMachine()
872 CodeGenOptLevel OL, bool JIT) in GCNTargetMachine()
942 if (isPassEnabled(EnableVOPD, CodeGenOptLevel::Less)) in createPostMachineScheduler()
989 if (getOptLevel() == CodeGenOptLevel::Aggressive) in addEarlyCSEOrGVNPass()
996 if (isPassEnabled(EnableLoopPrefetch, CodeGenOptLevel::Aggressive)) in addStraightLineScalarOptimizationPasses()
1051 if (TM.getOptLevel() > CodeGenOptLevel::None) in addIRPasses()
1056 (TM.getOptLevel() >= CodeGenOptLevel::Less) && in addIRPasses()
1063 if (TM.getOptLevel() > CodeGenOptLevel::None) { in addIRPasses()
1085 if (TM.getOptLevel() > CodeGenOptLevel::Less) in addIRPasses()
1154 if (TM->getOptLevel() > CodeGenOptLevel::None) in addPreISel()
1205 if (TM->getOptLevel() > CodeGenOptLevel::None) in addPreISel()
1208 if (TM->getOptLevel() > CodeGenOptLevel::None) in addPreISel()
1231 if (TM->getOptLevel() > CodeGenOptLevel::Less) in addPreISel()
1282 bool IsOptNone = getOptLevel() == CodeGenOptLevel::None; in addPreLegalizeMachineIR()
1293 bool IsOptNone = getOptLevel() == CodeGenOptLevel::None; in addPreRegBankSelect()
1304 bool IsOptNone = getOptLevel() == CodeGenOptLevel::None; in addPreGlobalInstructionSelect()
1349 if (TM->getOptLevel() > CodeGenOptLevel::Less) in addOptimizedRegAlloc()
1461 if (getOptLevel() > CodeGenOptLevel::None) in addPostRegAlloc()
1467 if (TM->getOptLevel() > CodeGenOptLevel::None) in addPreSched2()
1473 if (isPassEnabled(EnableVOPD, CodeGenOptLevel::Less)) in addPreEmitPass()
1480 if (getOptLevel() > CodeGenOptLevel::None) in addPreEmitPass()
1484 if (isPassEnabled(EnableSetWavePriority, CodeGenOptLevel::Less)) in addPreEmitPass()
1486 if (getOptLevel() > CodeGenOptLevel::None) in addPreEmitPass()
1498 if (isPassEnabled(EnableInsertSingleUseVDST, CodeGenOptLevel::Less)) in addPreEmitPass()
1501 if (isPassEnabled(EnableInsertDelayAlu, CodeGenOptLevel::Less)) in addPreEmitPass()