Lines Matching refs:BaseReg

185                             unsigned BaseReg, int Offset);
1299 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(LoadMI).getReg(); in findMatchingStore() local
1328 BaseReg == AArch64InstrInfo::getLdStBaseOp(MI).getReg() && in findMatchingStore()
1344 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingStore()
1694 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(FirstMI).getReg(); in findMatchingInsn() local
1765 if (BaseReg == MIBaseReg) { in findMatchingInsn()
1845 if (!ModifiedRegUnits.available(BaseReg)) in findMatchingInsn()
1940 if (!ModifiedRegUnits.available(BaseReg)) { in findMatchingInsn()
2055 unsigned BaseReg, int Offset) { in isMatchingUpdateInsn() argument
2071 if (MI.getOperand(0).getReg() != BaseReg || in isMatchingUpdateInsn()
2072 MI.getOperand(1).getReg() != BaseReg) in isMatchingUpdateInsn()
2106 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnForward() local
2126 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnForward()
2140 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnForward()
2158 if (isMatchingUpdateInsn(*I, MI, BaseReg, UnscaledOffset)) in findMatchingUpdateInsnForward()
2168 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
2169 !UsedRegUnits.available(BaseReg) || in findMatchingUpdateInsnForward()
2184 Register BaseReg = AArch64InstrInfo::getLdStBaseOp(MemMI).getReg(); in findMatchingUpdateInsnBackward() local
2197 if (DestReg == BaseReg || TRI->isSubRegister(BaseReg, DestReg)) in findMatchingUpdateInsnBackward()
2202 const bool BaseRegSP = BaseReg == AArch64::SP; in findMatchingUpdateInsnBackward()
2230 if (isMatchingUpdateInsn(*I, MI, BaseReg, Offset)) { in findMatchingUpdateInsnBackward()
2243 if (!ModifiedRegUnits.available(BaseReg) || in findMatchingUpdateInsnBackward()
2244 !UsedRegUnits.available(BaseReg)) in findMatchingUpdateInsnBackward()