1398       if (VT.is128BitVector() || VT.is64BitVector()) {  in AArch64TargetLowering()
2032   bool PreferNEON = VT.is64BitVector() || VT.is128BitVector();  in addTypeForFixedLengthSVE()
5287   assert((VT.is128BitVector() || VT.is64BitVector()) && VT.isInteger() &&  in LowerMUL()
5293   if (VT.is64BitVector()) {  in LowerMUL()
5334     assert(Op0.getValueType().is64BitVector() &&  in LowerMUL()
5335            Op1.getValueType().is64BitVector() &&  in LowerMUL()
7118   if (OverrideNEON && (VT.is128BitVector() || VT.is64BitVector()))  in useSVEForFixedLengthVectorVT()
7360       else if (RegVT == MVT::f64 || RegVT.is64BitVector())  in LowerFormalArguments()
10100   EVT VT8Bit = VT.is64BitVector() ? MVT::v8i8 : MVT::v16i8;  in LowerCTPOP_PARITY()
10126   unsigned NumElts = VT.is64BitVector() ? 8 : 16;  in LowerCTPOP_PARITY()
12145       Src = DAG.getBitcast(SrcVT.is64BitVector() ? MVT::v8i8 : MVT::v16i8, Src);  in ReconstructShuffle()
12146       assert((SrcVT.is64BitVector() || SrcVT.is128BitVector()) &&  in ReconstructShuffle()
12148       if (SrcVT.is64BitVector())  in ReconstructShuffle()
12249       if (!SrcVT.is64BitVector()) {  in ReconstructShuffle()
14522     assert(VT.is64BitVector() && "Extracting unexpected vector type!");  in LowerEXTRACT_SUBVECTOR()
14745       (VT.is128BitVector() || VT.is64BitVector())) {  in isShuffleMaskLegal()
18594   if (!Op.getValueType().is64BitVector() && !Op.getValueType().is128BitVector())  in performFpToIntCombine()
19057   if (!VT.is64BitVector() && !VT.is128BitVector())  in performANDCombine()
19685   if (!VT.is64BitVector())  in tryExtendDUPToExtractHigh()
19690   if (N.getValueType().is64BitVector()) {  in tryExtendDUPToExtractHigh()
20282   if (VT.isFixedLengthVector() && VT.is64BitVector() && N0.hasOneUse() &&  in performTruncateCombine()
20795   assert(LHS.getValueType().is64BitVector() &&  in tryCombineLongOpWithDup()
20796          RHS.getValueType().is64BitVector() &&  in tryCombineLongOpWithDup()
22435   if (!VT.is128BitVector() && !VT.is64BitVector())  in performPostLD1Combine()
24344   if (VT.is64BitVector() && DCI.isAfterLegalizeDAG()) {  in performDUPCombine()