1a2b45b0dSJonathan Austin #ifndef __ARM_MPU_H 2a2b45b0dSJonathan Austin #define __ARM_MPU_H 3a2b45b0dSJonathan Austin 4a2b45b0dSJonathan Austin /* MPUIR layout */ 5a2b45b0dSJonathan Austin #define MPUIR_nU 1 6a2b45b0dSJonathan Austin #define MPUIR_DREGION 8 7a2b45b0dSJonathan Austin #define MPUIR_IREGION 16 8a2b45b0dSJonathan Austin #define MPUIR_DREGION_SZMASK (0xFF << MPUIR_DREGION) 9a2b45b0dSJonathan Austin #define MPUIR_IREGION_SZMASK (0xFF << MPUIR_IREGION) 10a2b45b0dSJonathan Austin 11a2b45b0dSJonathan Austin /* ID_MMFR0 data relevant to MPU */ 12a2b45b0dSJonathan Austin #define MMFR0_PMSA (0xF << 4) 13a2b45b0dSJonathan Austin #define MMFR0_PMSAv7 (3 << 4) 14a2b45b0dSJonathan Austin 15a2b45b0dSJonathan Austin /* MPU D/I Size Register fields */ 16a2b45b0dSJonathan Austin #define MPU_RSR_SZ 1 17a2b45b0dSJonathan Austin #define MPU_RSR_EN 0 18a2b45b0dSJonathan Austin 19a2b45b0dSJonathan Austin /* The D/I RSR value for an enabled region spanning the whole of memory */ 20a2b45b0dSJonathan Austin #define MPU_RSR_ALL_MEM 63 21a2b45b0dSJonathan Austin 22a2b45b0dSJonathan Austin /* Individual bits in the DR/IR ACR */ 23a2b45b0dSJonathan Austin #define MPU_ACR_XN (1 << 12) 24a2b45b0dSJonathan Austin #define MPU_ACR_SHARED (1 << 2) 25a2b45b0dSJonathan Austin 26a2b45b0dSJonathan Austin /* C, B and TEX[2:0] bits only have semantic meanings when grouped */ 27a2b45b0dSJonathan Austin #define MPU_RGN_CACHEABLE 0xB 28a2b45b0dSJonathan Austin #define MPU_RGN_SHARED_CACHEABLE (MPU_RGN_CACHEABLE | MPU_ACR_SHARED) 29a2b45b0dSJonathan Austin #define MPU_RGN_STRONGLY_ORDERED 0 30a2b45b0dSJonathan Austin 31a2b45b0dSJonathan Austin /* Main region should only be shared for SMP */ 32a2b45b0dSJonathan Austin #ifdef CONFIG_SMP 33a2b45b0dSJonathan Austin #define MPU_RGN_NORMAL (MPU_RGN_CACHEABLE | MPU_ACR_SHARED) 34a2b45b0dSJonathan Austin #else 35a2b45b0dSJonathan Austin #define MPU_RGN_NORMAL MPU_RGN_CACHEABLE 36a2b45b0dSJonathan Austin #endif 37a2b45b0dSJonathan Austin 38a2b45b0dSJonathan Austin /* Access permission bits of ACR (only define those that we use)*/ 39a2b45b0dSJonathan Austin #define MPU_AP_PL1RW_PL0RW (0x3 << 8) 40a2b45b0dSJonathan Austin #define MPU_AP_PL1RW_PL0R0 (0x2 << 8) 41a2b45b0dSJonathan Austin #define MPU_AP_PL1RW_PL0NA (0x1 << 8) 42a2b45b0dSJonathan Austin 43a2b45b0dSJonathan Austin /* For minimal static MPU region configurations */ 44a2b45b0dSJonathan Austin #define MPU_PROBE_REGION 0 45a2b45b0dSJonathan Austin #define MPU_BG_REGION 1 46a2b45b0dSJonathan Austin #define MPU_RAM_REGION 2 479dfc28b6SJonathan Austin #define MPU_VECTORS_REGION 3 48a2b45b0dSJonathan Austin 49a2b45b0dSJonathan Austin /* Maximum number of regions Linux is interested in */ 50a2b45b0dSJonathan Austin #define MPU_MAX_REGIONS 16 51a2b45b0dSJonathan Austin 5267c9845bSJonathan Austin #define MPU_DATA_SIDE 0 5367c9845bSJonathan Austin #define MPU_INSTR_SIDE 1 5467c9845bSJonathan Austin 55a2b45b0dSJonathan Austin #ifndef __ASSEMBLY__ 56a2b45b0dSJonathan Austin 57a2b45b0dSJonathan Austin struct mpu_rgn { 58a2b45b0dSJonathan Austin /* Assume same attributes for d/i-side */ 59a2b45b0dSJonathan Austin u32 drbar; 60a2b45b0dSJonathan Austin u32 drsr; 61a2b45b0dSJonathan Austin u32 dracr; 62a2b45b0dSJonathan Austin }; 63a2b45b0dSJonathan Austin 64a2b45b0dSJonathan Austin struct mpu_rgn_info { 65a2b45b0dSJonathan Austin u32 mpuir; 66a2b45b0dSJonathan Austin struct mpu_rgn rgns[MPU_MAX_REGIONS]; 67a2b45b0dSJonathan Austin }; 68a2b45b0dSJonathan Austin extern struct mpu_rgn_info mpu_rgn_info; 69a2b45b0dSJonathan Austin 70*877ec119SVladimir Murzin #ifdef CONFIG_ARM_MPU 71a2b45b0dSJonathan Austin 72*877ec119SVladimir Murzin extern void __init adjust_lowmem_bounds_mpu(void); 73*877ec119SVladimir Murzin extern void __init mpu_setup(void); 74*877ec119SVladimir Murzin 75*877ec119SVladimir Murzin #else 76*877ec119SVladimir Murzin 77*877ec119SVladimir Murzin static inline void adjust_lowmem_bounds_mpu(void) {} 78*877ec119SVladimir Murzin static inline void mpu_setup(void) {} 79*877ec119SVladimir Murzin 80*877ec119SVladimir Murzin #endif /* !CONFIG_ARM_MPU */ 81*877ec119SVladimir Murzin 82*877ec119SVladimir Murzin #endif /* __ASSEMBLY__ */ 83a2b45b0dSJonathan Austin 84a2b45b0dSJonathan Austin #endif 85