1*833e5d42SEmmanuel Vadot /* SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause */ 2*833e5d42SEmmanuel Vadot 3*833e5d42SEmmanuel Vadot #ifndef _DT_BINDINGS_MEDIATEK_MT6373_AUXADC_H 4*833e5d42SEmmanuel Vadot #define _DT_BINDINGS_MEDIATEK_MT6373_AUXADC_H 5*833e5d42SEmmanuel Vadot 6*833e5d42SEmmanuel Vadot /* ADC Channel Index */ 7*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_CHIP_TEMP 0 8*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VCORE_TEMP 1 9*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VPROC_TEMP 2 10*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VGPU_TEMP 3 11*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN1 4 12*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN2 5 13*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN3 6 14*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN4 7 15*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN5 8 16*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN6 9 17*833e5d42SEmmanuel Vadot #define MT6373_AUXADC_VIN7 10 18*833e5d42SEmmanuel Vadot 19*833e5d42SEmmanuel Vadot #endif 20