585 	sc->sc_hw_rev = IWP_READ(sc, CSR_HW_REV);  in iwp_attach()
1456 		if (IWP_READ(sc, FH_MEM_RSSR_RX_STATUS_REG) & (1 << 24)) {  in iwp_reset_rx_ring()
1630 		if (IWP_READ(sc, IWP_FH_TSSR_TX_STATUS_REG) &  in iwp_reset_tx_ring()
1976 	tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_mac_access_enter()
1982 		if ((IWP_READ(sc, CSR_GP_CNTRL) &  in iwp_mac_access_enter()
2005 	uint32_t tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_mac_access_exit()
2037 	return (IWP_READ(sc, HBUS_TARG_PRPH_RDAT));  in iwp_reg_read()
2777 	r = IWP_READ(sc, CSR_INT);  in iwp_intr()
2785 	rfh = IWP_READ(sc, CSR_FH_INT_STATUS);  in iwp_intr()
2817 		uint32_t tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_intr()
3626 		tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_thread()
4265 	tmp = IWP_READ(sc, CSR_RESET);  in iwp_stop_master()
4268 	tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_stop_master()
4275 		if (IWP_READ(sc, CSR_RESET) &  in iwp_stop_master()
4322 	tmp = IWP_READ(sc, CSR_GIO_CHICKEN_BITS);  in iwp_preinit()
4326 	tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_preinit()
4333 		if (IWP_READ(sc, CSR_GP_CNTRL) &  in iwp_preinit()
4356 		tmp = IWP_READ(sc, CSR_HW_IF_CONFIG_REG);  in iwp_preinit()
4385 	tmp = IWP_READ(sc, CSR_HW_IF_CONFIG_REG);  in iwp_preinit()
4428 		tmp = IWP_READ(sc, CSR_HW_IF_CONFIG_REG);  in iwp_eep_sem_down()
4433 			if (IWP_READ(sc, CSR_HW_IF_CONFIG_REG) &  in iwp_eep_sem_down()
4451 	tmp = IWP_READ(sc, CSR_HW_IF_CONFIG_REG);  in iwp_eep_sem_up()
4470 	eep_gp = IWP_READ(sc, CSR_EEPROM_GP);  in iwp_eep_load()
4487 		tmp = IWP_READ(sc, CSR_EEPROM_REG);  in iwp_eep_load()
4491 			rv = IWP_READ(sc, CSR_EEPROM_REG);  in iwp_eep_load()
4706 	tmp = IWP_READ(sc, CSR_RESET);  in iwp_stop()
5149 	tmp = IWP_READ(sc, CSR_GP_CNTRL);  in iwp_init_common()